¿El uso de puertas NAND / NOR solo aumenta el retardo del circuito?

12

Recuerdo que aprendí en la escuela que se puede construir cualquier circuito lógico únicamente a partir de NAND o NOR gates.

En primer lugar, me pregunto si es así como se hace en realidad: es decir, cuando Intel hace una CPU, ¿construyen todos los registros, etc. utilizando NAND / NOR gates, o si tienen algún otro? ¿Una forma más elegante de hacer las cosas?

En segundo lugar, me pregunto si construir todo de esta manera aumenta el retardo de propagación en comparación con un circuito hecho usando AND / OR / NOT gates también.

Sé que al usar las configuraciones PMOS / NMOS para construir puertas, un AND o un OR salen como 2 etapas en lugar de un NAND o un NOR que son solo 1. Como sé que puede hacer un AND a partir de 2% en cascada NAND sy un OR a partir de 2% en cascada NOR s, parece que el retardo de propagación no aumentará mientras los fabricantes estén usando ambos NAND sy NOR s.

¿Alguien tiene alguna idea sobre todo esto, especialmente en cuanto a lo que realmente se hace en los circuitos integrados fabricados?

    
pregunta llakais

2 respuestas

10
  

En primer lugar, me pregunto si es así como se hace en realidad: es decir, cuando Intel hace una CPU, ¿construyen todos los registros, etc. utilizando NAND / NOR gates, o si tienen algún otro? ¿Una forma más elegante de hacer las cosas?

Los registros no están hechos de puertas, la mayoría de las veces son circuitos dedicados. Se pueden ver como hechos con inversores ( NOT ), pero solo hasta cierto punto.

En la tecnología CMOS, el circuito everlogic se basa en el inversor: las puertas NOR y NAND son simplemente inversores con entradas múltiples dispuestas de manera inteligente, básicamente. Por lo tanto, las puertas de inversión son más rápidas que las no de inversión, que solo están invirtiendo puertas con un NOT en la salida.

También en lógica dinámica, es más sencillo colocar en cascada dos bloques de inversión que poner NOT gates en todas partes.

Considere que en algunos casos un circuito puede estar hecho de bloques separados, por lo que puede haber un caso en el que la salida esté interconectada a través de uno o más inversores para el almacenamiento en búfer.

Y hay otra ventaja en eso: integración . Tener un pequeño número de puertas diferentes ayuda a diseñar el circuito y a uniformar el rendimiento. A menudo, las bibliotecas incluyen bloques lógicos en diferentes niveles de complejidad: transistor, puerta, operador o superior.

Entonces, brevemente, sí, los procesadores rápidos están utilizando principalmente puertas de inversión.

    
respondido por el clabacchio
3

Mi inclinación por CMOS es pensar que un bloque de construcción básico es un inversor precedido por una combinación arbitraria de puertas independientes "y" y "o" que no tienen interconexiones entre ellas; todas las funciones siguientes:

not (X and (Y or Z))
not (X or (Y and Z))
not (X and Y and Z)
not (X or Y or Z)

tienen esencialmente el mismo costo en silicio, aunque solo los dos últimos tienen nombres. Tratar de componer las dos funciones anteriores utilizando una combinación de compuertas NAND o NOR produciría algo que era mucho más grande y más lento de lo que sería una realización directa.

    
respondido por el supercat

Lea otras preguntas en las etiquetas