en mi diseño, un ispMACH 4032ZE CPLD (32Macrocells) funciona como esclavo SPI controlado por un reloj maestro moderado de 8MHz. La pieza requiere un dibujo de suministro de núcleo de 1,8 V (estimado) pequeño de 100uA en todo el rango de temperatura según la hoja de datos.
Un suministro bien regulado de 3.3V que se deriva del suministro de la placa de 6V ... 8.4V a través de un LDO está disponible en la placa. Dado que el CPLD es la única parte de 1,8 V en la placa, un regulador LDO en toda regla parece exagerado y me pregunto si hay soluciones más eficientes en cuanto a costos y / o espacio.
El rango de suministro de placa de 6V ... 8.4V aparentemente descarta los reguladores LDO de salida dual más asequibles, incluso los diodos zener de 1.8V tienen un precio similar. (0,3 €)
La solución más rentable parece ser un divisor de resistencia (1.8k / 1.5) más un condensador ... sin embargo, esto parece un tanto incorrecto para un riel eléctrico.
¿Algún comentario?
Remark
Reconozco que hay LDO baratos que satisfacen fácilmente mis requisitos y que probablemente usaré por razones de previsibilidad y robustez. Sin embargo, mi pregunta apuntaba a soluciones poco comunes, como el uso de LED para disminuir la tensión.
¡Muchas gracias!