Necesita ayuda para entender este circuito (con LUT, multiplexor y flip-flops)

3

La pregunta exacta es la siguiente:

For the programmable logic block shown in Figure 5-13, show the necessary configuration settings to implement each of the following types of circuits. You can assume that the upper data input of each multiplexer is chosen with a select input of 0. (a) A combinational function of inputs a, b, and c. (b) A Moore machine (c) A Mealy machine

La figura es la siguiente:

Cuandosolicitalafuncióncombinatoria,creoquepreguntasobrelatabladeverdad.Ydeahítambiénpuedodibujarlasmáquinasdemoreymealy.PeroelproblemaesquenopuedoentenderlassalidasdelasdosLUT.Hay4combinacionesdeentradasposiblesparacadauna,pero¿cuáleselvalordesalidadecadaunadeesasentradas?Tampocopuedoentenderelsignificadodelalíneaverticalenmediodelcuadropunteado(etiquetadocomológicadesuma).Cualquierayudaesapreciada.

(Lapreguntaesdellibro"Fundamentos de diseño lógico e informático, página 321, quinta edición)

    
pregunta aste123

2 respuestas

1

De la declaración del problema:

  

muestra los ajustes de configuración necesarios para implementar cada uno de los siguientes tipos de circuitos.

Los puntos de preocupación, entonces, son los valores de configuración 0 hasta 10 . Sin embargo, los controles 0 a 7 son los valores para implementar las funciones lógicas de los dos bloques 2-LUT . Por lo tanto, la pregunta se refiere a los valores a elegir para los controles 8 , 9 y 10 .

  

Cuando pide la función combinatoria, creo que pregunta sobre la tabla de verdad.

No necesitas la tabla de verdad completa. Debido a que las funciones implementadas por 2-LUT s son arbitrarias, no puede determinar la tabla de verdad. Sin embargo, puede examinar la configuración de los multiplexores para implementar una función combinacional. Observe que la entrada c puede controlar MUX1 si el control 8 se establece en 0 . Esto permite implementar una función lógica de 3 entradas, utilizando ambas salidas 2-LUT . La función implementada sería \ $ f_ {mux} (f_ {LUT_1} (a, b), f_ {LUT_2} (a, b), c) \ $, que, en binario, cubre todas las funciones lógicas posibles de 3 entradas .

  

Tampoco puedo entender el significado de la línea vertical en medio del cuadro de puntos (etiquetado como lógica de suma).

El cuadro suma lógica es mayormente irrelevante para estas preguntas. Las señales verticales en realidad están etiquetadas: carry_in y carry_out . La lógica dedicada para sumadores mejora la eficiencia en el uso del bloque lógico en un sumador ancho. Esa lógica se selecciona cuando el control 9 se establece en 0 . Es probable que eso no sea necesario, por lo que desea que el control 9 se establezca en 1 para usar solo la salida MUX1 .

La diferenciación de las implementaciones de Moore y Mealy en exactamente un bloque lógico también se realiza mediante el control 8 . Con un valor de 1 en el control 8 , la salida del registro puede realimentarse como un término en la lógica combinacional, actuando como la tercera entrada al controlar el MUX1 .

Para completar la solución de cualquiera de las tres partes es necesario elegir el valor de MUX4 según sea apropiado para la implementación de la lógica o la máquina de estado.

    
respondido por el user2943160
0

Creo que la parte engañosa de esta pregunta es que tiene varias construcciones diferentes para implementar la lógica, la mayoría de las cuales son irrelevantes para resolver la pregunta. Se trata de tener el enrutamiento correcto. Las LUT pueden considerarse un bloque de lógica, el bloque de suma / acarreo podría considerarse un bloque de lógica, incluso una conexión directa podría considerarse un bloque de lógica (la tabla de verdad más pequeña que existe).

Revise estos diagramas de las 3 partes de la pregunta y vea si puede imaginar cómo deberían configurarse los muxes para permitir que los datos fluyan.

    
respondido por el user2913869

Lea otras preguntas en las etiquetas