La memoria flash se realiza actualmente en un proceso \ $ 19nm = 1.9 * 10 ^ {- 8} \ $ m. Como una celda es básicamente un solo transistor, esto lleva a un mínimo de \ $ 3.6 * 10 ^ {- 16} m ^ 2 \ $ por celda.
En silicio, la distancia interatómica es aproximadamente \ $ 2.35 * 10 ^ {- 10} m \ $. Haciendo el área que un átomo ocupa aproximadamente \ $ 5 * 10 ^ {- 20} m ^ 2 \ $.
Ahora debe ver que cada celda es un objeto tridimensional, lo que lleva a aproximadamente \ $ 10 ^ 6 \ $ átomos por celda.
Se adapta fácilmente ...
Eso sí, los números anteriores son estimaciones, ignorando la mezcla de materiales, etc.
Ahora veamos el tamaño del área de un chip de 64 Gbit. Eso es alrededor de \ $ 7 * 10 ^ {10} \ $ celdas. Si fuera cuadrado, tendría aproximadamente \ $ 2.5 * 10 ^ 5 \ $ celdas por fila. Vaya, eso es \ $ 2 * 2.5 * 10 ^ {- 8} * 10 ^ 5 = 5 * 10 ^ {- 3} m = 5mm \ $ cuadrado como mínimo.
Para una tarjeta de 32GB, necesitaríamos 4 de esos. Así que sí, probablemente están apilados.
Con la mayor integración esperada, tal vez hasta un proceso de 10 nm, y el apilamiento tridimensional de los transistores dentro del chip, parece que el tamaño volumétrico se reducirá en aproximadamente un factor de diez dentro de un año o dos.
