Coincidencia de longitud de traza de PCB para señales de alta velocidad con frecuencias conocidas

3

Estoy diseñando una PCB con interfaces de video de alta velocidad y me gustaría saber la forma de calcular la tolerancia máxima con la que puedo contar mientras coincido con todas las trazas.

Cuando enruté las señales del chip del controlador DVI al conector, allí donde había pautas en todo el Internet, pero cuando intento enrutar el bus del chip del controlador al FPGA, no es tan fácil encontrar un Guía como esa.

Así que, en general, la pregunta es:

Tengo un bus con una frecuencia de hasta 165MHz con 24 trazas de señal. Me gustaría saber las tolerancias con las que puedo contar mientras coincido con la longitud de estas trazas. También me gustaría saber cómo calcular eso.

    

1 respuesta

1

El comentario de Jesús es correcto, debe consultar la FPGA y la hoja de datos del controlador para saber cuánto es admisible el sesgo.

Para señales de 165 MHz, no es improbable que la señal se transporte realmente como señal diferencial de bajo voltaje; por lo tanto, una señal única no es una traza única, sino un par de trazas, que deben ser más ajustadas. La regla de oro dice 10 °: la diferencia de longitud de la traza que depende de su diseño de traza, el grosor del sustrato de PCB y el material.

Muchos FPGA tienen alguna característica que llaman "calibración de retardo IO" o similar, lo que permite, dentro de los límites, agregar un retardo ajustable a las líneas IO.

    
respondido por el Marcus Müller

Lea otras preguntas en las etiquetas