Estoy trabajando en un detector sensible a la fase que utiliza un FPGA para el procesamiento de la señal. Para una entrada de una sinusoide pura con frecuencia conocida y en el rango de 1 Vrms, necesito encontrar la fase de la entrada en Referencia a una señal de referencia producida. Mi matemática es la siguiente: $$ A * sin (w_0t + \ phi) * sin (w_0t) = \ frac {A} {2} [cos (\ phi) -cos (2w_0t + \ phi)] $$ $$ A * sin (w_0t + \ phi) * cos (w_0t) = \ frac {A} {2} [sin (\ phi) + sin (2w_0t + \ phi)] $$
donde mi señal de entrada es $$ A * sin (w_0t + \ phi) $$ Voy a filtrar los componentes de frecuencia más grandes y me quedará con $$ sin (\ phi), cos (\ phi) $$ con el que puedo determinar la fase a partir de ahí.
Luego me di cuenta de que tengo que dar un desplazamiento de CC a la señal de entrada para la conversión A-D, porque ADC tiene un rango de 0-Va. Me perdí allí. La nueva ecuación se parece a $$ [V_ {off} + A * sin (w_0t + \ phi)] * sin (w_0t) = V_ {off} * sin (w_0t) + \ frac {A} {2} [cos (\ phi) -cos (2w_0t + \ phi)] $$ ¿Debo filtrar las frecuencias w_0 y superiores? Necesito un poco de tranquilidad. ¿Hay una mejor manera?
