¿Desacoplar los condensadores en la capa inferior?

Al menos para este condensador parece que puedes colocarlo en la capa superior. Si lo colocara allí en las mismas coordenadas, acortaría la distancia entre la tapa y los pines IC al menos en un 80% (también tiene que calcular el grosor de la PCB). Definitivamente trataría de hacerlo. Incluso puedes acercarlo un poco más. No escuches a Russell :-) cuando dice que no hay ninguna diferencia si necesitas la vía de todos modos; lo que cuenta es la distancia entre el límite y los \ $ V_ {DD} / V_ {SS} \ $.
Además, dependiendo de las necesidades de energía del CPLD, el 10nF puede ser un poco pequeño, aunque esto podría ser más problemático para los FPGA que para los CPLD. Depende tanto del número de puertas como de la frecuencia de reloj. Aún así, cuando uso una tapa de 10nF, coloco una tapa de 1 \ $ \ mu \ $ F en paralelo, con la 10nF más cercana a los pines.
No es una buena idea encadenar sus cargas en una sola fuente de energía. En su lugar, convierta la salida de la fuente de alimentación en un punto estrella y conecte sus diferentes dispositivos en diferentes trazas, cada una con su propio desacoplamiento.

editar
Su tercera captura de pantalla es definitivamente la mejor, en cuanto a desacoplamiento. (Incluso dejaría que los rastros fueran directamente hacia abajo). No veo ningún problema con el plano de tierra, ni con las vías conectadas a él. Simplemente no coloque la vía entre la tapa y los pines CPLD. Los límites de distancia-CPLD deben ser muy cortos, si es posible, incluso más cortos! :-)

editar 2
No le presté atención al paquete primero, pero tu cuarta captura de pantalla lo hace obvio: los paquetes de tus gorras son enormes . Veo que Mark también hizo una nota al respecto, y estoy de acuerdo con él: cambiar a un tamaño más pequeño. 0402 es bastante estándar en estos días, y su taller de ensamblaje de PCB también puede hacer 0201. ( AVX tiene 10nF X7R en el paquete 0201). Un paquete más pequeño le permitirá colocar el condensador más cerca El IC, sin embargo, todavía deja espacio para huellas vecinas.

Lecturas adicionales
Selección de condensadores MLC para aplicaciones de desvío / desacoplamiento . Documento AVX
Uso de condensadores de desacoplamiento . Documento de ciprés

Estoy de acuerdo en que, en general, no es gran cosa si las tapas de derivación se colocan en el otro lado del tablero desde el chip que están pasando por alto. Con los paquetes BGA, esta es la única forma de evitar algunos pares de potencia / tierra. El punto es minimizar el bucle de tapa de bypass. Si la mejor manera de lograrlo es colocar la tapa de derivación debajo del chip, entonces está bien.

Sin embargo, en tu caso no tiene sentido. No tiene nada en la capa superior donde estaría la tapa, así que conéctelo directamente a los pines y agregue una vía a la capa de tierra.

Hay otra razón por la que no me gusta tu diseño independientemente de la omisión. Está ejecutando la conexión entre el pin de tierra del chip y el lado de tierra de la tapa de derivación a través del plano de tierra principal. Ahora tiene una antena de parche central en lugar de un plano de tierra. Trate de mantener las corrientes de bucle de alta frecuencia fuera del plano de tierra. Asegúrese de que el bucle entre el chip y la tapa de derivación sea lo más corto posible, y luego conecte la parte de tierra de ese bucle a la red de tierra principal en un lugar. Lo mismo ocurre con la parte de potencia del bucle. Eso mantiene las corrientes de alta frecuencia contenidas al tiempo que proporciona buenas conexiones a tierra y energía. Esto no importa a un lado, pero sí importa en lo que respecta a las emisiones de RF.

El objetivo (como usted sabe) es proporcionar una impedancia lo más baja posible entre la alimentación y la tierra, por lo que es importante mantener las trazas (desde el pin al capacitor) lo más cortas posible. Un tablero de 4 o más capas es mucho más fácil de lograr con un buen rendimiento de alta frecuencia, pero con cuidado se puede hacer en un tablero de 2 capas.

He hecho bastantes tableros de prueba de FPGA de 2 capas y uso el método que Steven menciona con tope y rastros en la misma capa; por lo general, usaría un 100nF y 10nF uno al lado del otro en cada conjunto de pines de alimentación ( el 10nF más cercano a los pines) con un par de 1uF y 10uF más lejos.

Si usa vías en el diseño anterior, lo ideal es que lo primero que se encuentran las trazas sea el capacitor, no las vias (es decir, como se mencionó anteriormente, pero con vias). Entonces, en su diseño anterior, si tiene las almohadillas del capacitor en entre los pines y las vías, y justo al lado de las vías (es decir, sin traza, como la extensión de la almohadilla), se crea un bucle lo más pequeño posible. Si tiene la tapa en la parte inferior (es muy común que estén "debajo" del IC con las vías hacia el plano de tierra / energía), entonces solo mantenga un camino muy corto desde el pin a la vía, luego la tapa justo al lado de la vía en la otra lado.

Es importante mantener baja la impedancia en un ancho de banda amplio. Los condensadores de diferentes valores tienen diferentes SRF (frecuencias de resonancia automática), por lo general, cuanto mayor sea el límite, menor será la SRF. Así que por ejemplo colocando 2 x 1uF, 4 x 100nF, 8 x 10nF en sus rieles CPLD / FPGA ayudarán a proporcionar esto. Si observa las notas de la aplicación del proveedor, o un esquema de la placa de desarrollo, debería ver un sistema de desacoplamiento bastante similar al descrito anteriormente.

Aquí hay un ejemplo de impedancia del condensador sobre la frecuencia (de TI documento ):

La tapa en la parte superior o inferior no hace ninguna diferencia real si debe usar una vía de ambas maneras.

En este caso, la tapa en la parte inferior es buena, ya que se obtiene una conexión a tierra directa y el uso de una vía o equivalente es inevitable.

PERO dice que entiende que el objetivo es minimizar el bucle entre el chip y la tapa, y luego crea uno innecesario. No es muy grande, pero es mucho más grande de lo que debe ser. Corre desde la tapa, debajo de las almohadillas IC hasta la vía y luego de nuevo a las almohadillas IC. Puede colocar la vía en el exterior del IC al lado de la tapa para tener un bucle cero entre la tapa y el IC o, posiblemente, poner la tapa BAJO el IC justo debajo de las vías como se muestra aquí o, eléctricamente Lo mejor de todo es que n = mueve las vías un poco hacia abajo y coloca el límite derecho contra las vías donde las pistas al IC coinciden con las vías para obtener el mínimo bucle posible.

¿Importa? - muy posiblemente no. Pero si puede obtener el límite correcto contra los pines IC a aproximadamente cero, es bueno hacerlo.

Hay un problema potencialmente más serio:

Usted pregunta acerca de la distribución de VCC / Gnd usando track / track o trackplane de tierra.
 De estas pistas / plano de tierra es potencialmente mejor, ya que puede ayudar a minimizar la impedancia de tierra, PERO las "ranuras" que las pistas en la parte inferior cortan a través del "paisaje" de la placa de tierra pueden causar muchos problemas. Como se muestra allí, tiene una bonita y pequeña antena radiante en una ranura en la capa inferior. corre desde IC + a través de la mano izquierda a través de la ranura hasta la tapa + ve. Ese es probablemente un bucle de acoplamiento útil a unos pocos cientos de MHz.

En otra parte, puede tomar + ve en una pista superior a través de una ranura del plano de tierra y luego conectarse a un punto remoto (por ejemplo, un IC + ve,) y conectar el pin de tierra del IC al plano de tierra en el IC. Luego, la corriente fluirá a través de la pista superior, sobre la ranura, hacia el IC, hacia afuera, hacia afuera, hacia fuera y hacia el plano de tierra, a través de gp hacia la fuente de alimentación, pero se encontrará con la ranura del camino. Para moverse por la ranura, viajará de lado a una trayectoria de baja impedancia adecuada alrededor de la ranura, luego regresará a la pista superior y continuará su camino. El flujo de corriente a tierra a lo largo de los lados de y alrededor de la ranura hace un transmisor UHF muy bueno. Y también puede actuar como receptor.

Algunas personas tienen que diseñar estos en - puedes tenerlos gratis :-(.

NotadelaaplicaciónFreescale: Antenas integradas compactas dice:

En el peor de los casos, puede estar mejor con dos pistas superiores para tierra y V + si puede equilibrar la ruta a cada una y minimizar la separación entre pistas en todos los puntos. La distribución de estrellas es mejor si es posible. Donde no puede evitar tener varias fuentes en una pista de fuente de alimentación, asegúrese de que las señales colocadas en el par de pistas por componentes en una ubicación no afecten a otras en el mismo par de pistas. Se anulará a toda costa tener múltiples rutas de suministro de energía basadas en pistas a una única ubicación con alimentación. En el sistema clásico ideal y rara vez realizable, todas las fuentes de alimentación se encuentran en una disposición en estrella que se une solo a la fuente de alimentación.

Si coloca las tapas en la parte inferior, entonces la tabla necesitará un recorrido adicional a través del lugar de pick'n y el horno de reflujo. Esto agregará costo al tablero terminado.

Un poco fuera del tema, pero como sus requisitos de frecuencia son (muy) modestos, tiene la opción de reducir la potencia de la unidad o la velocidad de giro en su CPLD (si se admite). Cuanto más pronunciada es la transición lógica, más componentes de alta frecuencia están contenidos. Una velocidad de giro más lenta reducirá los transitorios de conmutación y reducirá las demandas en su red de desacoplamiento.