Decisiones de diseño para usar ADC sin VREF

Navega tus respuestas
3

Estaba viendo KE02 de Freescale y los diseñadores de MCU Tomé una decisión de diseño interesante que giraba en torno al ADC que no puedo envolver por completo.

El KE02 tiene una referencia de intervalo de banda interna, pero no se puede utilizar como referencia para el ADC. En su lugar, la referencia de ADC se establece en VREFH / VREFL, y la referencia de intervalo de banda está vinculada a un canal de ADC. De la hoja de datos:

En cuanto a la adición de un VREF externo, la hoja de datos indica que VREFH / VREFL está vinculado a AVDD / AGND en ciertos paquetes. Por lo que he visto, con la excepción del paquete de recuento de pines más alto, todos los demás KE02 tienen VREFH / VREFL vinculado a AVDD / AGND.

  

24.2.3 Alta tensión de referencia (VREFH)   VREFH es el alto voltaje de referencia para el convertidor. En algunos paquetes, VREFH es   Conectado internamente a VDDA. Si está disponible externamente, VREFH se puede conectar al   El mismo potencial que VDDA o puede ser impulsado por una fuente externa entre el mínimo   VDDA especificado en la hoja de datos y el potencial VDDA (VREFH nunca debe exceder   VDDA).

Si el riel AVDD / AGND es preciso y estable, usar AVDD / AGND como referencia de ADC no es un problema. Sin embargo, si AVDD / AGND está atado a un riel ruidoso (piense en EMI, SMPS, etc.), uno inexacto (por ejemplo, riel regulado a +/- 4%), o a un riel no regulado (piense en una conexión directa a un batería), las lecturas de ADC se vuelven poco fiables.

En tal situación, la solución sería capturar explícitamente el valor analógico del Intervalo de banda interno y aplicar una escala no lineal en función del valor adquirido. Esto es mucho trabajo adicional, especialmente porque esto no sería un problema si el Intervalo de banda interno o un Intervalo de banda externo estuvieran disponibles para el voltaje de referencia del ADC.

Entonces, ¿por qué Freescale diseñaría el ADC de esta manera? Ya hay una referencia interna de banda prohibida en el dado: ¿sería tan difícil proporcionarla como una posible fuente para la referencia ADC? ¿Hay beneficios de costo / rendimiento de no vincular la referencia de banda prohibida interna a la referencia de ADC?

¿O me falta un truco realmente simple para calibrar las lecturas de ADC en función del voltaje de intervalo de banda medido que haría que esta implementación de ADC HW sea un problema?

    
pregunta TRISAbits

2 respuestas

2

Esto se está convirtiendo en una práctica bastante común con algunos fabricantes. Incluso algunos PIC de Microchip hacen esto (PIC10F322, si recuerdo bien).

Lo hacen de esta manera porque es más fácil para ellos y no tanto para ti. Y esta técnica puede funcionar bien: SI el riel Vdd es razonablemente constante durante el período de tiempo entre ciclos de calibración.

Si piensa en la relación entre un voltaje de referencia preciso y medido y la variación de referencia A / D, verá que a medida que el voltaje de referencia A / D (Vdd) disminuye, la lectura de referencia aparente AUMENTARÁ.

Está bien, si Vdd proviene de un suministro de batería no regulado que cambia lentamente. No es tan bueno si necesita lecturas realmente precisas y su fuente de alimentación es ruidosa.

Tenga en cuenta que también está bien si está realizando principalmente lecturas radiométricas como las que provienen de algún tipo de sensor tipo puente (medidor de tensión, sensor de presión, etc.).

Muchas veces con ese tipo de producto, todo lo que necesita es una indicación de batería baja. No necesita realizar ningún cálculo de tiempo de ejecución, simplemente lea la referencia interna y el estado de la batería de la señal dependiendo de si la lectura A / D está por encima o por debajo de algún valor que calculó al escribir su código.

Para muchos productos simples que funcionan con baterías, esta técnica está bien. Si necesita un mejor convertidor A / D, use un chip diferente o agregue un convertidor A / D externo con su propia referencia.

    
respondido por el Dwayne Reid
0

Creo que la razón principal de esta decisión de diseño es que el intervalo de banda no sería aceptable como voltaje de referencia al ADC utilizado sin modificaciones costosas, ya sea debido a los requisitos actuales del DAC (AVDD parece alimentarlo directamente, sin búferes involucrados), o porque a 1.25 V, el comparador en el ADC debería ser más preciso (según la hoja de datos KE02, el VDDA siempre debe estar entre VDD-0.3V y VDD + 0.3V, será de al menos 2.4V). Sin embargo, esto es solo lo que yo especulo sobre las decisiones de diseño.

    
respondido por el DoubtBearer

Lea otras preguntas en las etiquetas

¿Protección de entrada de sobretensión ADC mientras se mantiene la precisión? [duplicar] ¿Cómo determinar el final de los datos recibidos por USART?