Número máximo de unidades lógicas / puertas por cable de salida de unidad lógica: FPGA

3

No pude encontrar ninguna información sobre esto. ¿Existe una regla general o cambia para todos los proveedores (altera o xilinx)?

Supongamos que tengo un flip flop y quiero conectar 10 flip-flops a su salida. Normalmente, en mi laboratorio de la universidad usando IC baratos (1 $ -2 $), 10 era el valor máximo. Tal vez lo mismo para FPGA? ¿O puede transportar cargas pesadas como 2000 chanclas conectadas a la misma salida? ¿Está esto relacionado con la "fuerza de la unidad" mencionada en verilog / vhdl? No mencionan una restricción.

En el futuro, cuando tenga un FPGA, probaré un acelerador de cómputo de punto flotante que necesita transmitir una variable a todos los núcleos.

Como comentó "Dave Tweed", debe ser "fanout" y dice que es una herramienta de control implícito de diseño. ¿Más información? ¿Cuántas puertas están dedicadas si están impulsadas implícitamente?

Me dirijo a las partes internas (dinámicas) de fpga, en las que construiré algunos núcleos. No las partes exteriores.

Gracias por tu tiempo.

    

1 respuesta

2

Puede enviar una señal a muchos otros destinos (el número de destinos se denomina "fanout" de la señal). Sin embargo, cuanto más destinos vaya, más larga será la ruta de sincronización crítica, por lo que la fmax de su diseño puede sufrir.

Por lo general, las herramientas replicarán la lógica que controla esas redes si el tiempo se vuelve más lento de lo que solicitó para intentar cumplir con su objetivo de tiempo.

Para Xilinx, esta lista de notas ofrece consejos para reducir el fanout cuando se encuentra en su ruta crítica ( enlace )

    
respondido por el Martin Thompson

Lea otras preguntas en las etiquetas