¿Cuál es la diferencia entre la velocidad de conmutación y el retardo de puerta para un transistor?

3

Estoy acostumbrado a ver las velocidades de reloj en las computadoras en el rango de 1-5 GHz, o de 1.0 a 0.2 nanosegundos (1000 a 200 picosegundos (ps)). Esto generalmente ha significado que, dependiendo de la complejidad, las puertas lógicas están operando de 5 a 20 veces más rápido. Por lo tanto, un reloj del sistema de 5 GHz podría usarse para una ruta lógica con tiempos de conmutación de 40 a 10 ps.

En un documento de 2002 sobre dispositivos FinFET, veo retrasos en la puerta del transistor como "0.34ps para n-FET y 0.43ps para p-FET". Es cierto que estos son números agresivos, pero este es un orden de magnitud más pequeño que los tiempos de cambio que estoy imaginando.

Esto me lleva a creer que los tiempos de conmutación a nivel de transistor y los retardos de puerta no son lo mismo. ¿Cómo se explica la diferencia? ¿Y tengo suposiciones muy malas en algún lugar?

    
pregunta Rick 0xfff

1 respuesta

2

Las velocidades de reloj para la lógica deben satisfacer el margen lógico completo del diseño. La carga de salida lógica será un pequeño número entero de entradas de otras puertas lógicas. Los tiempos de conmutación para los transistores se miden comúnmente haciendo un oscilador en anillo y midiendo la frecuencia de oscilación.

La frecuencia de oscilación del oscilador de anillo no es la en el peor de los casos, debido a las variaciones de temperatura y potencia, no significa necesariamente que los transistores hayan realizado una excursión de nivel lógico completo, e implica que la ganancia de potencia del transistor es casi exactamente "1", lo que es inadecuado para una compuerta que tiene que conducir varias otras puertas (en lugar de un transistor posterior en el oscilador de anillo).

La diferencia de velocidad que ves en la literatura se relaciona con la diferencia en métodos de prueba.

    
respondido por el Whit3rd

Lea otras preguntas en las etiquetas