STM32F4 Precisión del temporizador y jitter

3

Estoy intentando generar una señal de reloj de 24MHz desde el STM32F407 corriendo a 168MHz. Esta señal se usaría para sincronizar un concentrador USB IC (Microchip USB2513B). De la hoja de datos del hub, aprendí que la frecuencia del reloj debería ser de 24MHz ± 350ppm y la fluctuación de fase a menos de 100ps RMS.

Mi pregunta: ¿encajaría una señal de reloj generada por un temporizador con estas especificaciones? Sé que puedo generar una señal de 24MHz usando un período de 7 (168/7 = 24MHz) pero no pude encontrar nada sobre la precisión del temporizador y la fluctuación en la hoja de datos del STM32F407.

Otra opción potencial sería utilizar la funcionalidad de salida de reloj del microcontrolador, pero tendría que bajar el reloj del sistema a 120MHz ya que el prescaler está limitado a 5 para esta función (120/5 = 24). Nuevamente, no pude encontrar ninguna información sobre la precisión y el jitter de la MCO.

La tercera opción sería utilizar un cristal de 24MHz como fuente para el STM32F4 y el concentrador USB. Si es posible, me gustaría conservar el cristal de 8 MHz que tengo ahora.

¿Alguien sabe más sobre la precisión del temporizador en la serie STM32F4?

EDITAR: encontré el jitter PLL principal (15 o 25 ps RMS) pero nada sobre la precisión.

No estoy seguro de si mi proceso de razonamiento es correcto, pero suponiendo que use un cristal de 8 MHz como oscilador para el STM32F4, supongo que, en el mejor de los casos, puedo esperar 3 veces la precisión / fluctuación de mi cristal.

    
pregunta Bence Kaulics

1 respuesta

2

PLL es solo un multiplicador de frecuencia, la precisión estática de la frecuencia de salida relativa es la misma que su cristal, por ejemplo. \ $ 3 \ times (8 \, \ text {MHZ} +1 \, \ text {ppm}) = 8.000008 \, \ text {MHz} \ times 3 = 24.000024 \, \ text {MHz} = 24 \, \ text {MHz} +1 \, \ texto {ppm} \ $.

La fluctuación de salida depende en gran medida del ancho de banda de bucle cerrado de PLL y de la densidad espectral de potencia de la fluctuación de fase del oscilador de la base de tiempo pero, en definitiva, el PLL eliminará componentes por encima de su ancho de banda de bucle cerrado y, por lo tanto, reducirá, o al menos no aumentará - jitter de entrada

    
respondido por el carloc

Lea otras preguntas en las etiquetas