¿Cuánta RAM puedo obtener de un elemento lógico MAX V?

3

Necesito un CPLD o un FPGA en un proyecto de hobby. Como no tengo experiencia, estoy tratando de evaluar las diferentes opciones y marcas según las limitaciones que ya conozco, para poder comprar una placa de desarrollo adecuada y comenzar a aprender.

La mayoría lo necesito para la lógica del pegamento, así que estoy razonablemente seguro de que una CPLD será suficiente en lo que respecta a la complejidad. La simplicidad de una CPLD es atractiva de muchas maneras. Sin embargo, también quiero implementar una función que requiera una pequeña cantidad de RAM.

Hay paquetes con RAM de bloque integrada, pero como necesito un paquete grande para todas mis E / S pero no mucha lógica, estimo que terminaré con varias puertas no utilizadas. Mi pregunta ahora es: ¿Cómo puedo estimar la memoria RAM que puedo obtener de una LE / Macrocell?

Por ejemplo, la El catálogo de productos MAX V dice lo siguiente:

  

Las LE no utilizadas se pueden convertir a la memoria. El número total de bits de RAM LE disponibles depende del modo de memoria, la profundidad y las configuraciones de ancho de la memoria instanciada.

Lo suficientemente justo, obviamente depende de una gran cantidad de opciones, por lo que necesito la ayuda de alguien que tenga más experiencia. ¿Es posible dar un rango de orden de magnitud aquí, así que puedo averiguar si mi proyecto es incluso factible con una familia determinada?

    
pregunta pipe

1 respuesta

2

Cada LE tiene 4 entradas y una LUT de 4 bits. Es decir. se obtiene un elemento de almacenamiento 4x1 por LE. Pero generalmente querrá tener algo como un almacenamiento de 1024x8 o algo así. Eso significa que tiene que poner 1024 LE por línea de bit, tener algún tipo de descodificación de dirección y lógica de salida para obtener la salida de esos 1024 LE en un solo cable. La cantidad de LE que requieren depende, como el catálogo de productos dice correctamente, de su implementación. Como regla general, puede indicar que el decodificador de dirección usa O (n log n) y el multiplexor de salida usa O (n log n) LEs. Para obtener un número más exacto, deberá escribir el código VHDL / Verilog y sintetizarlo.

    
respondido por el Attila Kinali

Lea otras preguntas en las etiquetas