Diseño de comparador

3

He diseñado un circuito comparador inversor con histéresis externa.

Estos son mis cálculos:

Finalmentelaformadeondadesalida:

El umbral de comparación es alto y falta la mayoría de los pulsos. ¿Podría sugerir cuál es el error aquí? Gracias!

    
pregunta Ash

3 respuestas

1

  1. LamanerafácilderesolverestoeshacerqueR3>>Rpullup

  2. LuegodefinaelpromediodeVo=(Voh+Vol)/2paraelciclodetrabajodel50%

  3. LuegodefineV+inparaSERELMISMOcomoVoavg,sinR3

    • utilizandoV+en(avg)=R1/(R1+R2)VccdondeR1//R2=Req
  4. Luegodefinael%dehistéresis=(Vih-Vil)/(Voh-Vol)*100%seconvierteenlagananciaparaunampopdeinversión=-Av=Rf/Req,exceptoquetieneretroalimentaciónpositiva,porloquesugananciadehistéresisesReq/Rf.

Desafortunadamente,agregarunCAPC6hacequetudiseñoseaaúnpeor...unRELAJADORADERELAJACIÓN,asíqueELIMINAC6yelsesgodeVin+,comodijeanteriormente,paradeshacermedeldesplazamientopromediodeentradaysalida.Entoncesfuncionará..

simular este circuito : esquema creado usando CircuitLab

    
respondido por el Tony EE rocketscientist
1

Cambie R13 a una resistencia de 27K para que su señal de referencia y su señal de entrada estén sesgadas una cerca de la otra para que se crucen cuando se produce un impulso de entrada. Su referencia estará alrededor de 1.05 voltios y su señal de entrada pasará de 0.8 a más de 1.2 voltios. Y tendrás una oscilación de histéresis de aproximadamente 0.1v.

    
respondido por el Entrepreneur
0

Necesita una resistencia entre Vref_0v8 y el comparador + para que su retroalimentación de histéresis a través de R15 pueda hacer que la entrada + salga rápidamente de la región de ruido de la señal de entrada. Tal como está ahora, tiene un condensador 0.1 C16 conectado directamente a su entrada + que garantizará que la entrada + cambie muy lentamente, manteniéndolo dentro del rango de ruido de la señal durante más tiempo.

    
respondido por el Entrepreneur

Lea otras preguntas en las etiquetas