¿Es malo ejecutar trazos directamente uno sobre otro en capas separadas?

La única respuesta a la pregunta real en el título es: Tal vez

¿Es malo? No necesariamente, pero habrá un acoplamiento capacitivo e inductivo entre ellos. La cantidad depende completamente de la longitud, el tamaño y la distancia compartidos entre las trazas.

Suponiendo que estas son, por ejemplo, señales digitales de un microcontrolador a velocidades bajas, es poco probable que sea un problema.

Señales rápidas y señales analógicas, entonces debe indicarnos los detalles.

A altas velocidades, la "interferencia" puede convertirse en un problema. La "interferencia" ocurre cuando el campo eléctrico de una señal acopla la señal a una traza adyacente que imita la señal de origen. Esto puede interferir con la señal que pasa a lo largo de la segunda traza y crear cruces falsos y otros ruidos que hacen que el receptor detecte datos errantes. La mejor manera de eliminar esto es tener trazas que se ejecuten en direcciones opuestas (normalmente) en las capas adyacentes, o tener un plano de tierra entre cada capa. Estos métodos minimizan el acoplamiento entre dos trazas de señal. Sin embargo, a velocidades más bajas esto generalmente no será una preocupación.

Este es un ejemplo específico, con 4 milivoltios de pico-pico de señal de 1 millón de ohmios de impedancia de fuente, impulsando un convertidor analógico-digital de capacitancia de entrada de 10pF. La fuente de interferencia es el reloj MCU, ubicado a 1 milímetro de la señal.

Con la interferencia [la captura de pantalla ilustra este caso], la SNR es -22dB (esa basura de MCU es 12X más fuerte que la señal de 4milliVolt. Para calcular esto, el botón "Gargoyles" está marcado, también el extremo derecho "I Se marca el botón "C" y luego se hace clic en el botón "Actualizar".

Sin interferencias ("Gargoyles" desactivadas) SNR es + 39dB (señal casi 100X más fuerte que ----- ruido térmico aleatorio ----- piso de medición.

Por lo tanto, la presencia de interferencia Efield causó ---- en este caso ---- 60dB de cambio, o 1,000: 1 cambio, en la relación de ruido de señal.

yaquíestáel(editable;llegóaquíhaciendoclicenDESACTIVADOelmododerastreoglobalyluegohaciendoclicenel"asistente de rastreo") las dimensiones predeterminadas del rastreo utilizado como el rastreo de señal vulnerable, víctima de la inyección de basura Efield, modelado en esta versión como acoplamiento de capacitancia de placa paralela.

¿Cómo funciona SignalChain Explorer? Al modelar la cadena de señales, la herramienta tiene acceso al IMPEDANCIA DE NODO; cuando una corriente (corriente de desplazamiento, proveniente de la interferencia capacitiva) ingresa a cualquier nodo, el voltaje de error es simplemente la * Impedancia de Nodo Actual.

En este ejemplo, signalChain solo tiene 1 nodo disponible para responder a la interferencia: el punto de conexión entre la salida del sensor y la entrada ADC. El interferente Efield predeterminado es el reloj MCU, predeterminado a 1 mm de distancia de la traza de la señal, con una frecuencia de reloj de 100MHz y una tensión pico a pico de 2,5 voltios.

El sensor tiene un Zout de 1Million ohms. El ADC tiene 100 ohms Rin y 10pF, una constante de tiempo de 1 nanosegundo y F3dB de 160MHz; La energía del reloj de la MCU se dispara en el ADC, atenuada solo por la división capacitiva de los dos condensadores de la serie: 1) el modelo de acoplamiento de placa paralela utilizado entre las dos trazas (traza MCU y rastro de la cadena de señal) 2) la capacitancia del nodo, dominada por 10pF del capacitor de muestreo ADC.

La ejecución de trazas en dos capas separadas puede ser mala porque está introduciendo capacitancia parásita entre las capas.

Fuente: EDN

Puede calcular la capacitancia encontrando el área que se cruza entre las trazas y la altura entre ellas y la permeabilidad relativa eléctrica \ $ \ epsilon_r \ $ que es de alrededor de 4.4 para el material de fr4 PCB:

Fuente: Diseñador de referencia

Por lo general, esto da como resultado una capacitancia que es de unos pocos pfs, si eso es demasiada capacitancia entre las redes, entonces ejecute trazas en diferentes capas O use una pila de capas diferente para asegurarse de que hay un plano de tierra que corre entre las capas de señal.

Entonces, decida si unos pocos pF de capacitancia serían perjudiciales para su diseño, esto generalmente solo se aplica a los diseños de alta velocidad, otra forma de evitar esto es tener un stackup como este (para un diseño de cuatro capas):

Señal
GND
PODER
Señal