Me gustaría saber si ya hay ASIC / FPGA implementados en la redundancia modular triple superior para la tolerancia a fallas / si ellos mismos implementan TMR para la corrección de fallas. Cualquier referencia a un trabajo de investigación que describa dicha implementación sería apreciada
Los ASIC son personalizados, por lo que puede hacer lo que quiera. Algunos FPGA y CPLDS han incorporado versiones "rad-hard" (RADiation-HARDened) que resisten los errores en lugar de tener tolerancia a fallas.
Pero la mayoría de los FPGA no tienen esa característica. En el último espacio, los FPGA en los que trabajé tenían 3 grandes FPGA (Xilinx) para redundancia. Una pequeña FPGA Act-rad radiante para realizar la comparación TMR.
Xilinx tiene una herramienta para agregar TMR dentro de ciertos FPGA.