Estoy diseñando un sistema en el que un DSP (como el TMS320VC5501) procesa algunos datos de video y los envía a una pantalla de PSP (las que se venden en sparkfun). El problema que tengo aquí es el diseño de la interfaz de salida de video. Estoy pensando que debería tener un búfer de video y tal vez un CPLD para leer los datos y escupirlos a la pantalla de la PSP, pero los detalles exactos no se han resuelto por completo.
Mi principal preocupación es el tiempo. El DSP escribirá los datos de imagen en el búfer de video lo más rápido posible, lo que podría no dejar suficiente espacio para las lecturas de datos en el lado de salida. He mirado a mi alrededor y parece que las GPU en estos días usan SDRAM rápido, lo que sugiere que debería usarlo (ya que obviamente está funcionando para ellos), pero si lo hago, estoy dejando de lado cómo leerlo para enviarlo a la monitor. (El DSP tiene un controlador SDRAM, pero no quiero cargarlo con solicitudes de visualización constantes. Quiero usar su capacidad de procesamiento para el procesamiento real en lugar de para los juegos de memoria) Otra alternativa es VRAM, pero este es un método muy antiguo y parece estar pasando de moda. Aunque podría ser mi mejor opción ...
Como otra idea, puedo usar DMA para escribir en ráfaga 11520 bits (480 píxeles x 8 bits x 3 colores) en un registro de desplazamiento durante hsync a través de una interrupción (hsync / vsync será controlado por PLD). Desde allí, el PLD controlará ese registro de desplazamiento para generar los datos utilizando la sincronización correcta. Tengo que volver a verificar los números, pero esto parece una solución plausible.
¿Alguien tiene alguna idea sobre esto?