¿Cómo puedo reducir la salida de un amplificador operacional sin transitorios?

3

Estoy diseñando una carga ficticia de corriente constante ajustable de "partes de caja de chatarra". El siguiente esquema parece ser el diseño más prometedor, donde R4 y R3 son parte de un potenciómetro de ajuste de corriente.

Me gustaría agregar protección contra sobretemperatura al disipador térmico de Q1, y tener la parte de detección ordenada (sensor LM35, referencia de voltaje y otro op-amp en el LM324 como un comparador con cierta histéresis). Mi pregunta es cómo puedo usar mejor la salida de este comparador de amplificador operacional para apagar la corriente a través del par Darlington Q1 / Q2. Las posibilidades que se me han ocurrido son:

  1. Use la salida del comparador para impulsar la base de un NPN o NMOS conectado entre la base de Q2 y tierra, reduciendo la corriente de Q2 cuando la salida del comparador es alta. La desventaja de esto es que, al menos en las simulaciones LTspice, se producen grandes transitorios durante la conmutación (lo que da como resultado grandes picos de corriente a través de Q1), ya que la salida de U1 alterna entre riel alto y cualquier estado de equilibrio cuando la retroalimentación está activa .
  2. Use la salida del comparador para impulsar la base de un NPN o NMOS conectado entre R5 y tierra. La desventaja aquí es que, si bien no hay transitorios de conmutación, la salida de U1 no se está arrastrando completamente a tierra cuando está apagada, lo que produce una fuga a través de Q1 / Q2 de varios mA.
  3. Reemplace la conexión directa entre la derivación actual R1 / R2 y la entrada inversora de U1 con una resistencia (10K-100K) y use la salida del comparador para impulsar un PNP o PMOS que tira de la entrada inversora de U1 hasta (casi ) Vcc cuando la salida del comparador es baja. Esto me parece la solución más sensata, excepto que mi caja de chatarra no tiene partes de PMOS adecuadas, y usar un PNP es un poco incómodo con un LM324: la salida del LM324 no puede tirar más alto que Vcc-1.5V, por lo que el emisor La PNP deberá tener dos o tres caídas de diodo por debajo de Vcc.

¿Existen formas sencillas de mitigar las desventajas de la solución 1 o 2, o me recomendarían utilizar la solución 3? ¿O hay otras buenas soluciones?

(Debo mencionar que hago esta pregunta como un aficionado que está mucho más interesado en aprender sobre diseño de circuitos que en hacer esta carga ficticia en particular. Soy consciente de que la mejor solución es probablemente usar un disipador de calor lo suficientemente grande como para el primer lugar, y algo así como un BTS141 (MOSFET con protección contra sobrecalentamiento incorporada) en lugar de Q1 / Q2.)

    
pregunta Chris Johnson

2 respuestas

1

El voltaje máximo en la entrada no inversora de U1 es de aproximadamente 0.15 Vcc, por lo que solo necesita llevar la entrada inversora más alta para asegurar que la salida sea baja.

Suponiendo un Vcc mínimo de 5V, Vcc-4V es suficiente. Por lo tanto, podría agregar una resistencia en serie como en su solución 3, y un 1N4148 de la salida del amplificador operacional del comparador a la entrada inversora y debería cerrarse bien.

    
respondido por el Spehro Pefhany
2

Si optas por desviar R5 a tierra, al menos el opamp permanece en control y no saturado. Luego, agregue una resistencia de carga a la salida del bloque de mandos a tierra para que se arrastre hasta 50 mV de tierra, el problema de fugas que mencionó debería desaparecer. Avísame si lo intentas y aún no es efectivo.

La resistencia de carga será de aproximadamente 1 kohm y siempre estará en circuito, es decir, no afectará el funcionamiento normal.

    
respondido por el Andy aka

Lea otras preguntas en las etiquetas