De acuerdo con la página 97 de la Hoja de datos :
El voltaje de entrada a los osciladores en el chip está limitado a 1.8 V. Si
el oscilador es accionado por un reloj en modo esclavo, se recomienda
que la entrada esté acoplada a través de un capacitor con Ci = 100 pF. A
limite el voltaje de entrada al rango especificado, elija un adicional
Condensador a tierra Cg que atenúa la tensión de entrada en un factor.
Ci / (Ci + Cg).
En el modo esclavo, se necesita un mínimo de 200 mV (RMS). En
modo esclavo, la señal de entrada del reloj debe ser acoplada por medio de una
Condensador de 100 pF (Figura 49), con una amplitud entre 200 mV.
(RMS) y 1000 mV (RMS). Esto corresponde a una señal de onda cuadrada con
un giro de señal de entre 280 mV y 1,4 V. El pin XTALOUT en este
La configuración se puede dejar desconectada.
Esto básicamente responde a tu pregunta (1). Puede usar un reloj externo para accionar el pin XTALIN siempre que limite el cambio de voltaje entre 200mV y 1000mV RMS. El (NXP) recomienda hacer esto usando dos condensadores para AC acoplar el reloj y actuar como un atenuador. Vea el diagrama en la página 97.
También continúa diciendo que debes dejar XTALOUT desconectado, es decir, no conectes nada a él, ni a tierra, ni a una resistencia, nada.
En cuanto a la pregunta (2), el trabajo de un PLL es producir un reloj que esté en una frecuencia más alta (o más baja) que el reloj de referencia, pero uno que esté en fase de bloqueo. En otras palabras, si tuviera un PLL x2, tendría un reloj de salida de exactamente 2x el reloj de entrada suponiendo que el PLL se ha bloqueado.
Es posible que obtengas alguna desviación en el reloj, pero esto estará limitado por el PLL en cuanto a lo lejos que va antes de ser corregido. La deriva máxima determina la cantidad de jitter que obtienes en el reloj. algo que debería especificarse en la hoja de datos en algún lugar (no visto) no parece estar especificado en la hoja de datos, sin embargo. La fluctuación de fase es básicamente una pequeña variación de la frecuencia, ya que los flancos ascendentes y descendentes del reloj no se encuentran exactamente en el momento correcto debido al ancho de banda del PLL y la corrección de la deriva.