FET: seguidor de la fuente que utiliza la fuente de corriente para disminuir el voltaje

3

Entiendo que si uso un FET como seguidor de la fuente, la señal se atenuará ligeramente debido a que hay una pequeña resistencia inherente en el FET, lo que crea un efecto divisor de voltaje entre la resistencia interna del FET y la fuente. resistencia Rs.

En el manual del estudiante para 'El arte de la electrónica' (Horowitz), muestra un diagrama que implica que el uso de una fuente de corriente en lugar de Rs puede crear un circuito sin atenuación. Como ocurre con muchos diagramas en este libro, sus explicaciones se centran en lo que está sucediendo, sin entrar en gran detalle.

En esta situación particular, su objetivo es tener un flujo de corriente de 2 mA Id. Escogió la resistencia de 1.4k de la curva de ∆Id vs ∆Vgs dado este requisito actual, lo que hace que Vgs = -2.8V.

En el diagrama, traza su razonamiento: (1) Aquí cae Vgs, (2) así que la misma corriente también cae Vgs aquí ... así que Vout = Vin.

Entiendo por qué Vgs cae sobre estos resistores, pero no entiendo cómo llegó a la conclusión de que Vout = Vin. En particular, no veo por qué el voltaje en la fuente del FET superior debe ser igual a Vin + Vgs.

¿Alguien puede arrojar algo de luz sobre esta confusión?

Aquí está el diagrama:

    
pregunta Ryan Tuck

2 respuestas

2

Primero, \ $ v_ {in} \ $ es un voltaje de señal de CA mientras que \ $ V_ {GS} \ $ es un voltaje de polarización de CC. Estos se tratan por separado.

Desde una perspectiva de señal pequeña, la fuente de corriente (FET inferior) es efectivamente un circuito abierto, por lo que no hay división de voltaje para la señal de CA. Esta es la razón por la que \ $ v_ {in} \ $ aparece en el nodo de salida sin atenuar (asumiendo que el nodo de salida está conectado a un circuito efectivamente abierto).

Desde una perspectiva de polarización de CC, la compuerta del FET superior está en (probablemente) volts cero, por lo que la fuente, que debe ser más positiva que la compuerta , debe estar a 2.8 V (usando la valores en el libro y suponiendo que los FET son idénticos).

Sin embargo, tenga en cuenta que esto es no \ $ V_ {GS} \ $ ya que, de hecho, \ $ V_ {GS} \ $ para ambos FET es -2.8V. En otras palabras, el voltaje en la fuente del FET superior es $$ v_ {in} - V_ {GS} $$

    
respondido por el Alfred Centauri
2

Buen circuito. Para responder a su pregunta:

Lo primero de todo es que estamos de acuerdo con lo básico: este tipo de FET se lleva a cabo cuando \ $ V_ {GS} \ $ es cero, y la corriente disminuye cuando la puerta comienza a ser negativa con respecto a la fuente (\ $ V_ {GS } < 0 \ $), hasta un punto donde está desactivado.

En segundo lugar, se supone que ambos FET son idénticos, por lo que el mismo \ $ V_ {GS} \ $ produce prácticamente la misma corriente en ambos FET.

El FET inferior es básicamente un sumidero de corriente, diseñado para hundir 2 mA (pero la cantidad exacta de hundimiento no es crítica para el funcionamiento del circuito, ya que todo se cancelará, siempre que los FET coincidan y los resistores funcionen). idéntico). El \ $ V_ {GS} \ $ resultante es -2.8V (tenga en cuenta que la puerta está vinculada a -15V). Este es el mismo voltaje caído en la resistencia: \ $ V_ {RESISTOR} = -V_ {GS} \ $. Nuevamente, este valor exacto no es crítico, podría haber sido -2.5V, o -3.5V, etc.

Todavía no sabemos el voltaje de su drenaje (que es el mismo que \ $ V_ {OUT} \ $).

El FET superior debe también debe realizar 2mA, y como es idéntico al FET inferior, sabemos que es \ $ V_ {GS} = -2.8V \ $.

Entonces \ $ V_ {IN} \ $ primero sube uno \ $ - V_ {GS} \ $ (ahora estamos en su origen, y digo "arriba" porque estamos restando un número negativo, por lo que el voltaje real sube "arriba"), y vuelve a bajar la misma cantidad debido a la resistencia, que debe estar cayendo el mismo voltaje que la resistencia inferior (porque comparten la misma corriente), que sabemos es igual a \ $ V_ {GS} \ $.

En resumen: $$ V_ {OUT} = V_ {IN} -V_ {GS} -V_ {RESISTOR} $$ $$ V_ {OUT} = V_ {IN} -V_ {GS} - (- V_ {GS}) $$ $$ \ por lo tanto V_ {OUT} = V_ {IN} $$

Así que ahí tienes.

PS: Tenga en cuenta que hubo un error tipográfico en el libro, porque dice que la fuente del FET superior es \ $ V_ {IN} + V_ {GS} \ $, pero esto no es exactamente cierto: $$ V_ {S} = V_ {S} + (V_ {G} -V_ {G}) $$ $$ V_ {S} = (V_ {S} -V_ {G}) + V_ {G} $$ $$ V_ {S} = V_ {SG} + V_ {G} $$ $$ V_ {S} = V_ {G} -V_ {GS} $$ $$ \ por lo tanto V_ {S} = V_ {IN} -V_ {GS} $$

Como observación final, tenga en cuenta que la impedancia de salida es ahora de 1.4k, en lugar de 1 / g para la fuente más simple con Rs, por lo que la siguiente etapa debería tener una impedancia de entrada de al menos unas pocas decenas de k. Analizar este circuito para el ancho de banda sería un ejercicio interesante.

    
respondido por el apalopohapa

Lea otras preguntas en las etiquetas