Estoy tratando de hacer un cambio de nivel de baja corriente desde bajo voltaje (~ 2V) CMOS hasta 5V CMOS.
Tuve la idea de usar puertas CMOS compatibles con TTL en las familias HCT o ACT.
Pero esta línea en la 74HCT04 hoja de datos que me concierne, la línea de "suministro adicional actual". Esto no está en la versión de HC.
¿Esto es un drenaje de corriente estática? ¿O solo cuando la entrada es alta? ¿O qué?
Los dispositivos HCT / ACT tienen una etapa de entrada modificada que es compatible con los niveles TTL, pero aún está compuesta de MOSFET. Dado que estos MOSFET estarán en su región óhmica con un TTL alto, habrá una ruta de alta resistencia desde V CC a GND. La "corriente de suministro adicional" representa este drenaje adicional cuando el TTL alto (específicamente V CC -2.1V en este caso) se presenta en la entrada.
Lea otras preguntas en las etiquetas logic-level low-power level-shifting cmos