Inconvenientes y beneficios de la alta frecuencia de conmutación

3

Estaba leyendo sobre Beneficios de la alta frecuencia de conmutación, encontré lo siguiente:

  1. Un convertidor más pequeño puede ser más barato, hasta una cierta potencia de salida. Más allá de ese nivel de potencia, un tamaño pequeño podría valer un costo adicional.

  2. La respuesta transitoria puede mejorar con una mayor frecuencia de conmutación.

Inconvenientes de alta frecuencia de conmutación:

  1. La eficiencia es peor, la pérdida de conmutación es proporcional a la frecuencia de conmutación.
  2. El voltaje de deserción (VIN mínimo) es más alto.

La fuente: enlace

¿Puede describirme esos beneficios e inconvenientes?

Gracias

    
pregunta Joe

3 respuestas

2
  

Un convertidor más pequeño Más pequeño puede ser más barato: hasta un cierto rendimiento de potencia Más allá de ese nivel de potencia, un pequeño tamaño podría valer un costo adicional.

El acuerdo básico es que el tamaño del circuito magnético se reduce a medida que la frecuencia aumenta a medida que se "recarga" con más frecuencia, por lo que no es necesario que sea tan grande. Obviamente, habrá una compensación entre el costo del material y el costo de la miniaturización y habrá un punto en el que la suma de ambos es un mínimo. Este es el objetivo del diseñador.

  

La respuesta transitoria puede mejorar con una mayor frecuencia de conmutación.

Una carga transitoria hará que el voltaje disminuya. La conmutación de alta frecuencia permite una rápida corrección, ya que el intervalo entre pulsos es más corto.

  

La eficiencia es peor: la pérdida de conmutación es proporcional a la frecuencia de conmutación.

La razón por la cual SMPS es eficiente es que el conmutador está completamente apagado (sin corriente, por lo que VI es cero) o completamente encendido (alta corriente pero bajo voltaje, por lo que VI sigue siendo bajo). En contraste, un regulador de voltaje lineal estará parcialmente activado, actuando como una resistencia y desperdiciando energía como calor.

El problema es que al pasar de apagado a encendido o viceversa hay poco tiempo para que el conmutador esté en transición y se disipe la potencia relativamente alta durante la transición. El tiempo de transición se convierte en un mayor porcentaje del ciclo de trabajo cuanto mayor sea la frecuencia de conmutación. Por lo tanto, las pérdidas del transistor se vuelven más altas también.

Esto también debe tenerse en cuenta en la combinación de diseño para encontrar el mejor equilibrio entre costo y rendimiento.

  

El voltaje de deserción (VIN mínimo) es más alto.

No puedo ayudarte con esto en este momento.

    
respondido por el Transistor
2

Iré a los puntos principales aquí (la gente pasa carreras en esto).

Considere un convertidor Buck típico:

Lafrecuenciadeconmutaciónafectaavariascosasenlaseleccióndeloscomponentes:

Elinductordesalidaseeligedeacuerdoconestaecuación(paraeste convertidor de modo actual ):

\ $ L \ = \ \ frac {1} {(f) (\ Delta I_L)} \ cdot V_ {out} \ left (1 \ - \ \ frac {V_ {out}} {V {in} } \ right) \ $

Claramente, cuanto mayor es la frecuencia de conmutación, menor es la inductancia que (para una familia dada de inductores) significa menos devanados para menos resistencia, lo que conduce a menores pérdidas de núcleo para una cantidad dada de corriente de rizado (el \ $ \ Delta \ I_L \ $ término arriba).

Con una frecuencia de conmutación más alta, la frecuencia de cruce del bucle puede ser mayor, lo que resulta en una respuesta más rápida a medida que el bucle tiene ganancia a frecuencias más altas que las que de otro modo serían alcanzables; esto también simplifica la supresión de la corriente de ondulación, ya que se requieren condensadores más pequeños para una corriente de ondulación máxima dada.

La frecuencia de cruce del bucle debe elegirse de modo que el ruido de conmutación de los conmutadores principal y síncrono no interfiera con la respuesta y compensación del bucle; un valor típico es entre \ $ \ frac {F_ {sw}} {4} \ to \ \ frac {F_ {sw}} {10} \ $. Cuanto mayor sea la frecuencia de conmutación, mayor será la frecuencia de cruce.

La desventaja es que las pérdidas en los interruptores son proporcionales a la frecuencia.

El interruptor principal tiene pérdidas que son proporcionales a:

\ $ P_ {main} \ \ alpha \ \ frac {V_ {out}} {V_ {in}} \ \ left ({I_ {out (max)}} \ right) ^ 2 \ \ left (1 \ + \ delta \ right) R_ {ds (on)} \ + {V_ {in}} ^ 2 \ \ left (\ frac {I_ {o (max)}} {2} \ right) \ F_ {sw} \ R_ {DR} \ \ cdot \ left (C_ {miller} \ right) \ $ donde \ $ \ delta \ $ es una dependencia térmica de \ $ R_ {ds (on)} \ $ y \ $ R_ {DR} \ $ es la resistencia efectiva del conductor.

\ $ F_ {sw} \ $ es la frecuencia de conmutación del convertidor.

He ignorado las pérdidas por debajo del umbral por ahora; lo que debería quedar claro es que a medida que aumenta la frecuencia de conmutación, también lo hacen las pérdidas capacitivas en este conmutador y, a menudo, superarán las pérdidas del núcleo asociadas con un inductor más grande para operaciones de baja frecuencia.

El interruptor síncrono tiene pérdidas de:

\ $ \ left (\ frac {V_ {in} \ - V_ {out}} {V_ {out}} \ right) \ left (I_ {o (max)} \ right) ^ 2 \ left (1 \ + \ delta \ right) R_ {ds (on)} \ $ y, por lo tanto, se fija para un ciclo de trabajo determinado.

En frecuencias más altas, la proporción de tiempo que ambos conmutadores deben permanecer apagados (para evitar que dispare a través de ) es más alto, y eso limita el ciclo de trabajo.

Como el ciclo de trabajo de un conversor Buck es \ $ \ frac {V_o} {V_ {in}} \ $, entonces un ciclo de trabajo reducido implica que el término \ $ V_ {in} \ $ debe aumentar para un \ dado $ V_o \ $ para frecuencias de operación más altas.

El ciclo de trabajo para el interruptor síncrono es \ $ \ frac {V_ {in} \ - {V_ {out}}} {V_ {in}} \ $ y, por lo tanto, los ciclos de trabajo principales más bajos aumentan la pérdida en este dispositivo como \ $ V_ {in} \ $ aumenta.

Después de eso, no será una sorpresa encontrar que el interruptor principal se ha elegido para un mínimo de \ $ C_ {miller} \ $ y el interruptor síncrono para un mínimo de $ $ R_ {ds (on)} \ $

Por lo tanto, las diferentes frecuencias operativas tienen sus propios desafíos; la puesta en marcha es particularmente difícil en frecuencias operativas más altas y algunos convertidores utilizan plegado de frecuencia para los momentos en que de lo contrario, el ciclo de trabajo sería demasiado alto para un funcionamiento adecuado.

No me he dirigido a compensación de bucle ya que este es un tema importante por derecho propio.

    
respondido por el Peter Smith
0

Creo que las otras respuestas son buenas (y cubren la mayoría de los puntos), pero aquí hay algo que podría cubrir lo que quiere decir con voltaje de caída.

  1. Las fuentes de alimentación tienen un tiempo máximo y mínimo por ciclo de conmutación
  2. Las limitaciones de tiempo de encendido o apagado cambian la relación máxima posible entre la entrada y la salida en relación con la frecuencia de conmutación
  3. Debido a esto, una alta frecuencia puede no permitir una alta relación de subida / bajada sin un transformador (por ejemplo, 50V hasta 1V (suponiendo una eficiencia del 95% aquí) podría ser casi imposible a 1MHz ya que requeriría (1V / 50V * 0.95%) * 1us = 21ns a tiempo para el control (superior) FET.

Otra preocupación son los rangos de frecuencia sensibles. Por ejemplo, evitar 535 a 1605 kHz ayuda a no generar incidentalmente ruido en las radios de AM.

    
respondido por el Zekhariah

Lea otras preguntas en las etiquetas