Configuración de un regulador reductor para proporcionar una caída constante en el siguiente regulador lineal

Navega tus respuestas
3

Me gustaría tener una salida limpia de un regulador lineal (variable 1-5V) pero también un disipador de calor pequeño, así que pensé en colocar un paso hacia abajo listo para usar Módulo anterior, y cablearlo para que la caída de voltaje en el regulador lineal sea casi constante.

Dado que los pasos descendentes (buck) no están aislados, en la práctica también tienen solo tres pines.

Mi idea es tener un circuito como este:

simular este circuito : esquema creado usando CircuitLab

En otras palabras, el potenciómetro define el voltaje final en la salida. El regulador DC-DC está configurado para tener un voltaje constante de 4V en su salida, que corresponde a la caída entre la entrada y la salida del regulador lineal.

Siempre que use condensadores (cerámicos y electrolíticos) y ferritas entre el regulador descendente y el regulador lineal, más una ferrita también después del regulador lineal, ¿funcionaría? No tengo otra idea sobre cómo configurar la misma cosa sin usar un potenciómetro doble.

Actualización

Usé erróneamente el pin ADJ de la reducción como si fuera el pin ADJ del regulador lineal. Estaba mal, porque la reducción es un módulo completo, donde uso la línea GND. Actualicé los esquemas.

    
pregunta FarO

2 respuestas

3

En la hoja de datos LM317 puede encontrar un esquema interesante que muestra cómo usar dos LM317 como Un regulador lineal con prerregulación. El primer LM317 mantiene el voltaje de deserción del segundo a aproximadamente 5V.

Si puede encontrar un IC de reducción con una entrada de detección que funcione igual que el LM317, podría hacer el mismo truco:

LoimportanteatenerencuentaesqueelLM317funcionamanteniendounatensióndereferenciafija(~1.25V)entrelosterminalesdeSALIDAyADJ.Encuentreunchipreductorquemantengaunvoltajedereferenciafijoentresuentradadedetecciónysusalida,yyaestálisto(laentradadedeteccióndebegenerarunacorrientedespreciable).

Enesosesquemas,loscálculosserealizandeestamanera:lacorrienteenR1seestablecemediantelatensióndereferenciaentreADJyOUT:

$$I_{R1}=\dfrac{V_{ref}}{R_1}$$

descuidandolos~40μAabsorbidosporADJ\$I_{R1}\$fluyeatravésdeR2,causandounacaídadevoltaje:

$$V_{R2}=R_2\cdotI_{R1}=V_{ref}\dfrac{R_2}{R_1}$$

AgregueelvoltajedereferenciaenR1,esdecir,Vref,yobtendráelvoltajededesercióndelsegundoregulador:

$$V_{DO}=V_{ref}+V_{R2}=V_{ref}\left(1+\dfrac{R_2}{R_1}\right)=1.25V\left(1+\dfrac{720\Omega}{240\Omega}\right)=5V$$

EDIT(parareportarmáshallazgos)

Puedesobteneralgunasideasdelassiguientesfuentes.

Estesitiotieneuncircuitoquehaceloqueustedquiere: LM317 Suministro ajustable de 20V, 1.5A con un simple Preerregulador de seguimiento de SMPS (advierte que el circuito solo fue simulado y no fue construido).

Algunas notas de aplicación sobre el tema que pueden ser relevantes o interesantes:

El EEVblog video # 260 habla sobre la simulación de un preregulador de cambio en el contexto del proyecto de suministro de Dave Jones μSupply (hay otros videos en esa serie ).

    
respondido por el Lorenzo Donati
1

No es una respuesta real

Intenté volver a dibujar tu circuito para que tuviera un poco más de sentido para mí y quizás para alguien más también:

simular este circuito : esquema creado usando CircuitLab

Cosas a tener en cuenta:

  • El LDO solo tiene una regulación de lado alto , lo que significa que no regulará la tensión descendente alimentada por medios externos. R3 y R4 proporcionan dicha ruta.
  • R3 y R4 están realmente definidos por la implementación, realmente. En tu esquema actualizado los has omitido.
  • La salida de Buck debe mantenerse alrededor de 2V por encima de la salida del LDO, debido a su caída de voltaje.

Intentaría simular esta cosa. Parece un trabajo perfecto para LTSpice.

    
respondido por el Dzarda

Lea otras preguntas en las etiquetas

Lattice FPGA - declarar pin ¿Qué huellas debo rellenar / verter?