ATTINY84 - EEPROM lee el tiempo del ciclo

  

¿Estoy en lo cierto al suponer que los datos de lectura de EEPROM están disponibles al instante en el registro EEDR después de que se establece el bit EERE?

Al instante está un poco exagerado (ver más abajo), pero digamos inmediatamente, sí. Al menos, desde el punto de vista del programador, está disponible inmediatamente después, y el código de muestra lo muestra claramente.

  

¿Esto significa que una lectura de EEPROM es casi tan rápida como almacenar los datos en la SRAM?   ¿Cuántos ciclos tarda una operación de cosecha?

Del capítulo 5.3.1 de la hoja de datos que vinculó:

  

Cuando se lee la EEPROM, la CPU se detiene durante cuatro ciclos de reloj antes de que se ejecute la siguiente instrucción

Y del capítulo 5.2.1:

  

El acceso a la SRAM de datos internos se realiza en dos ciclos clkCPU

Tenga en cuenta que para SRAM, los tiempos de lectura y escritura son generalmente los mismos. Así que realmente no lo dicen explícitamente, pero estos dos ciclos de reloj deberían aplicarse a ambos.

Por lo tanto, una lectura de EEPROM es más lenta que el acceso a la SRAM (la EEPROM necesita que establezca el EEAR, EECR, y luego hay una penalización de cuatro ciclos, mientras que para la SRAM, solo hay una penalización de dos ciclos), pero es la misma orden de magnitud.