Optimizando los valores de la resistencia para la referencia del comparador

3

Es curioso si existe una regla general para optimizar los valores de resistencia total en una referencia de divisor de voltaje en un circuito comparador. Adivinarlo en última instancia se reduce a si maximizar la precisión o minimizar el poder es una preocupación mayor.

Por ejemplo, el LMV331 ( enlace ) da una corriente de polarización de entrada máxima de 400 nA:

SupongaqueVDD=5V,miprocesoseríatomarIbias*100=40uA.5V/40uA=125kΩ(resistenciatotal).LuegoconfigureR1+R2segúnseanecesarioparaobtenerlareferenciadevoltajedeseada.Estodaríaunaprecisióndel1%aunconsumodeenergíade5*5/125k=0.2mW.

Entonces,siquisiéramoscompararconunareferenciade1V,elcircuitoresultanteseveríaasí:

simular este circuito : esquema creado usando CircuitLab

¿Es este un buen enfoque general?

Editar: cambió la referencia a 1V por corrección de Tony.

    
pregunta Jim

3 respuestas

3

Hay varios problemas con tu método:

  1. Si estás usando resistencias del 1%, entonces es probable que desees que ese error domine. Eso significa que la tensión de compensación debida a la impedancia de la tensión de referencia debe ser significativamente menor. Probablemente aspiraría a no más del 20% o quizás el 10% del error del 1% de las resistencias. Si tiene cuatro fuentes de error y cada una es del 1%, terminará con el 4% en total. Probablemente quieras evitar eso.

  2. Está utilizando la especificación actual de polarización de entrada. Si iguala las impedancias de las dos entradas, puede usar la especificación de corriente de compensación de entrada.

  3. Tenga en cuenta el voltaje de compensación bastante grande de 7 o 9 mV (dependiendo de su rango de temperatura). Esto es adicional a cualquier desplazamiento causado por el desplazamiento o la corriente de polarización multiplicada por la impedancia. No importa qué resistencias de tolerancia u otras partes utilice, no vale la pena intentar reducir el error en unos 100 µV cuando el voltaje de compensación es superior a 7 mV.

  4. Si realmente te importa la precisión de la comparación de voltaje en este nivel, entonces esta es la parte incorrecta de usar. 7 mV es muy grande para los estándares de hoy. Las operaciones modernas CMOS también tienen corrientes de polarización de entrada mucho más bajas.

    Como está utilizando un suministro de 5 V, observe el MCP602x, por ejemplo. Puede obtener piezas con solo 250 µV de compensación a 25 ° C y 2,5 mV en todo el rango de temperatura extendido. La corriente máxima de polarización de entrada es de solo 150 pA hasta 85 ° C, más de tres órdenes de magnitud mejor que la parte que se muestra.

  5. La impedancia de salida de un divisor de tensión es la combinación paralela de las dos resistencias, no su suma como parece. Quería una impedancia de salida de 125 kΩ, luego usaba resistencias de 100 kΩ y 25 kΩ. La impedancia de salida de ese divisor es en realidad 20 kΩ. Para obtener los 125 kΩ que buscabas, usa 625 kΩ y 156 kΩ.

respondido por el Olin Lathrop
1

2V ref usaría R2 = 50k, R1 = 75k, sí, este enfoque está bien, pero la entrada Vin + también debe tener una impedancia de la serie Req para que coincida con Vin- para minimizar Iin creando un voltaje de compensación debido a la falta de coincidencia de resistencia.

Debe calcular IinReq (-) = InReq (+) y luego comparar con el offset de entrada Iio y Vio para la temperatura ambiente y el rango de temperatura deseado. luego compare con el consumo de energía y elija otro si no cumple con su aprobación.

Después de definir el rango T ['C] y de que desea utilizar el peor de los casos, no el nominal, calcule Req para el divisor (R1 // R2) y busque Iin (max over temp) y compare con el desplazamiento interno de Vio (escriba, máximo) y trate de no exceder su presupuesto de error.

El mejor enfoque es definir claramente sus límites para el error de detección de umbral, la necesidad de histéresis y definir realmente las necesidades de su aplicación y el presupuesto de energía para este circuito.

Está bien repetir estos requisitos como una de las muchas compensaciones. Pero no está bien ser vago acerca de los requisitos, entonces el diseño no puede ser verificado (por cualquier persona) como parte de cada buena práctica de diseño, tener "especificaciones de diseño" y luego un plan de prueba para verificar cada parte del diseño o una Plan de TVP con pruebas de entorno apropiadas .

  • por ejemplo 15 ~ 35'C V umbral 2V +/- 50mV con histéresis de 10mV.) Para 5V +/- 1%, otras fuentes de error son la tolerancia R, Iin, Iio, Vio, Rin (falta de coincidencia)

    • por lo tanto, Vref se ve afectado por 5V con un error de 20mV del 1% como parte del presupuesto de error general.
respondido por el Tony EE rocketscientist
0

La capacitancia en el nodo Vref es útil, ya que C predice el RUIDO INTEGRADO TOTAL. Un comparador rápido responderá a todo ese ruido. Un comparador lento podría no hacerlo.

Usando Vnoise = sqrt (K * T / C), dado 10pF para C, el ruido total es de 20 microVolts RMS. O, a 6 sigma (6 veces RMS) para capturar la mayor parte del riesgo de pico a pico, el voltaje es 20 * 6 = 120microVolts.

¿Por qué esto es interesante? USTED puede configurar el ancho de banda en ese ruido Vref, seleccionando resistencias, y opcionalmente agregando un condensador adicional a GND

Un límite total de 100 * 10pF reduce el ruido 10: 1 (el sqrt) a 12microvoltsPP.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas