Echa un vistazo a la arquitectura de tu procesador. Para este propósito, uso el LPC1769, pero es muy similar en otros procesadores.
En esta plataforma, el procesador no está directamente conectado a los periféricos. El procesador, como DMA, Ethernet, USB, RAM y ROM, se ejecuta en su propia matriz AHB. Esta matriz contiene conexiones a varios periféricos de alta velocidad en el procesador. Por ejemplo, el procesador se conecta directamente a la SRAM. El DMA también lo hace, por lo que la CPU puede manejar las instrucciones y el DMA puede (en el fondo) mover o leer datos desde / hacia los periféricos.
Los periféricos de uso general como SPI, UART, ADC, PWM, etc. están en un bus periférico separado (APB). Hay un puente entre la matriz de alta velocidad y este bus. Esto causará demoras en la transferencia de datos (porque el bus puede estar ocupado).
En el caso del LPC1769, hay 4 pines GPIO de alta velocidad. Si el estado de estos se cambia, será wil; tener efecto inmediato. Esto permite, teóricamente, una velocidad de actualización superior a la frecuencia de reloj de la CPU.
Usted dice que el máximo. La velocidad de actualización depende de la frecuencia de reloj APB1. La frecuencia de reloj APB1 es la frecuencia de reloj de todos los periféricos en el grupo 1, que puede ser GPIO y UART. Este reloj suele ser más bajo que la CPU, para ahorrar energía.
La velocidad de actualización de GPIO y UART no dependen una de la otra, sino que dependen de la velocidad de reloj de los periféricos y la estructura de AHB / APB.