Protección de sobretensión de entrada interna

3

En el esquema a continuación, LDO U4 está deshabilitado y U2 no recibe alimentación. ¿Puede la salida alta de U1 alimentar a U2 inadvertidamente a través de los diodos de protección ESD en la entrada de U2?

simular este circuito : esquema creado usando CircuitLab

Suponga que la protección de entrada de U2 se implementa de esta manera (más bien estándar):

simular este circuito

    

3 respuestas

2

Los diodos ESD pueden ser un arrastre

Usted tiene razón al decir que U2 puede recibir alimentación de esta manera. He visto esto antes cuando intento conectar cables de programación a placas de circuitos que, por lo demás, carecen de alimentación, agravado por el orden típico de conexiones donde GND Se conecta primero y se desconecta último. Si bien no necesariamente activará el latchup ya que C2 se cargará mayormente cuando se vuelva a encender el Vcc, puede ser bastante agravante, ya que U2 puede ejecutarse cuando no debería.

Hay un par de posibles correcciones. Si U1 y U2 están en tableros separados, el acoplamiento de la conexión GND entre los tableros último soluciona este problema; es lo que hice para evitar esto para cosas como la programación de conexiones de cables. Si U1 y U2 están en la misma placa, o si el orden de acoplamiento del conector debe ser GND primero, un aislador adecuado (si se trata de una señal digital de baja velocidad, un optoacoplador Jellybean 4N35 y sus resistencias asociadas harán el trabajo) la ruta de alimentación hacia arriba siempre que el suministro / extracción del lado de salida esté conectado a la alimentación Vcc de U2. (En el caso de dos tablas, esto significa que va en la misma tabla que U2).

    
respondido por el ThreePhaseEel
2

Sí. Es posible que U2 se encienda y funcione normalmente, o que algunas unidades de un lote grande lo hagan. Pero es mucho más probable que U2 intente encender y ponerse en mal estado.

Hay muchas maneras de lidiar con esto. Una es colocar un búfer de aislamiento cerca de U1 y alimentar el búfer de aislamiento desde la salida de U4 (el mismo LDO que alimenta a U2). Los buffers de aislamiento están diseñados específicamente para tener alta impedancia en todas las entradas cuando VDD = 0V. Un ejemplo es el número de pieza NC7WZ17P6X de fairchild / onsemi.

Otra forma, si el hardware lo admite, es simplemente convertir la señal de IO en una señal de colector abierto y colocarla en la salida de U4. Tendría que asegurarse de alguna manera de que U1 nunca lo haga alto o habilite una recuperación interna.

    
respondido por el mkeith
1

Esto puede activar el bloqueo cuando se muestra si U1 está activo alto cuando U2 está encendido.

Hay soluciones, pero sí, esto es un problema.

Todos los cables de ratón de teclado PS / 2 originales en los diseños de PC originales se bloquearían en la inserción. Ahora no lo hacen por cambios de diseño.

  • Opto-aislado es mejor para usuarios no controlados
  • el aislamiento pasivo puede ser 10k Serie R pero depende de la velocidad de bits / integridad de la señal del cable

      -
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas