¿La fuente MOSFET está siempre conectada a granel?

  

1) ¿Por qué la fuente MOSFET está conectada a granel? ¿Hay alguna situación específica en la que el volumen no esté conectado a la fuente? De lo que he recopilado, el volumen está conectado a la fuente para establecer un voltaje de umbral estable. Si es así, ¿podríamos conectar la mayor parte de un PMOS a tierra y NMOS a Vdd? ¿Qué diferencia haría?

La fuente generalmente está conectada al volumen para producir el voltaje de umbral más bajo . La vinculación con otros potenciales se realiza de vez en cuando para igualar mejor los umbrales en mosftets combinados de gm / Id en circuitos integrados. Sin embargo, la mayoría de los mosfets discretos apuntan al umbral más bajo que pueden obtener.

  

2) Un MOSFET puede funcionar como diodo cuando la puerta está conectada al drenaje. Realmente no entiendo la operación física detrás de esto. Sin embargo, esto tiene sentido matemáticamente, ya que el MOSFET siempre estará saturado. La corriente viene dada por, uCox (W / 2L) (Vgs-Vth) ^ 2, lo que significa que la gráfica actual será cuadrática, que es CASI pero no es idéntica a la ecuación exponencial de la de un diodo. Mi pregunta es, ¿cómo se compara el rendimiento de un diodo conectado MOSFET con el de un diodo PN?

Caída de CC inferior generalmente. Eso es todo. Y como corrección, siempre está saturada o cortada (sub-umbral, ya sabes, cuando la tensión de la compuerta / drenaje no es lo suficientemente alta)

  

3) En los últimos tiempos he visto que muchos circuitos rectificadores en el diseño de IC utilizan diodos conectados MOSFET en lugar de diodos PN. ¿Hay una razón específica para esto? ¿Un MOSFET no tendría una sobrecarga de área relativamente grande en comparación con el uso de diodos PN en el diseño de IC?

Dos cosas con esto.

1. La resistencia más baja significa que se quema menos energía como calor.
2. Supongo que está hablando de un dispositivo activo que mide a propósito cuándo realizar cada ciclo. Después de todo, si atas un mosfet en un diodo, funcionarán a la inversa.

  

1) ¿Por qué la fuente MOSFET está conectada a granel? ¿Hay alguna situación específica en la que el volumen no esté conectado a la fuente? De lo que he recopilado, el volumen está conectado a la fuente para establecer un voltaje de umbral estable. Si es así, ¿podríamos conectar la mayor parte de un PMOS a tierra y NMOS a Vdd? ¿Qué diferencia haría?

El voltaje de umbral del MOSFET está relacionado con Vsb. Esto se llama el efecto de puerta trasera:

  

El efecto de cuerpo se refiere a los cambios en el voltaje de umbral por el cambio en V_ {SB}, el voltaje principal de la fuente. Debido a que el cuerpo influye en el voltaje de umbral (cuando no está ligado a la fuente), puede considerarse como una segunda puerta, y a veces se la denomina "puerta trasera"; El efecto del cuerpo a veces se llama el "efecto de puerta trasera".

Fuente: enlace

En segundo lugar, en una operación lineal, cuando la fuente está conectada a granel, no tiene que lidiar con la "transconductancia" debido a Vbs (gmb) desde Vbs = 0.

Fuente de la imagen: enlace

Sin embargo, es posible que no siempre sea posible que el volumen no esté vinculado a la fuente en un proceso de CMOS.

  

2) Un MOSFET puede funcionar como diodo cuando la puerta está conectada al drenaje. Realmente no entiendo la operación física detrás de esto. Sin embargo, esto tiene sentido matemáticamente, ya que el MOSFET siempre estará saturado. La corriente viene dada por, uCox (W / 2L) (Vgs-Vth) ^ 2, lo que significa que la gráfica actual será cuadrática, que es CASI pero no es idéntica a la ecuación exponencial de la de un diodo. Mi pregunta es, ¿cómo se compara el rendimiento de un diodo conectado MOSFET con el de un diodo PN?

El MOSFET se denomina conectado a diodo aunque la característica IDS-vs-Vgs es cuadrada (saturación) en lugar de exponencial. La razón por la que está conectado a un diodo se debe al hecho de que está bloqueando (corte) en la dirección inversa y no está desplazándose en la dirección hacia adelante (donde tiene una característica cuadrada en lugar de exponencial).

  

3) En los últimos tiempos he visto que muchos circuitos rectificadores en el diseño de IC utilizan diodos conectados MOSFET en lugar de diodos PN. ¿Hay una razón específica para esto? ¿Un MOSFET no tendría una sobrecarga de área relativamente grande en comparación con el uso de diodos PN en el diseño de IC?

Supongo que esto podría tener que ver con un diodo conectado MOSFET que permita el control del voltaje directo. Aunque no estoy completamente seguro de esto.

Hay otra configuración (rectificación síncrona: enlace ) que permite una mayor eficiencia (alta eficiencia con FET debido a una menor "voltaje directo" que conduce a pérdidas de conducción más bajas).

La fuente y el volumen no tienen que estar conectados.

En dispositivos de potencia, y especialmente en transistores discretos, la S & B están construidos muy juntos y cortocircuitados. Esto mejora el rendimiento de voltaje de ruptura del transistor.

En un IC, en algunos procesos CMOS, la B de los dispositivos NMOS siempre es un sustrato (tierra), y por lo tanto en estructuras como las puertas NOR que tienen 2 NMOS en serie, la 2da NMOS no tiene la S = B .

En general, el rendimiento (gm, actual) es mejor con S = B, pero algunas tecnologías no permiten que B se separe del sustrato para los dispositivos NMOS. Los dispositivos PMOS en un IC generalmente pueden tener S & Conexiones B.

Si conectara la B de PMOS a GND, tendría un diodo parásito de S a B (GND), por lo que su suministro se cortocircuitaría (a menos que quisiera funcionar con un voltaje de alimentación muy bajo de < & lt ; 0,6 V). Algunos circuitos de muy baja tensión utilizan esta técnica.

Un MOSFET conectado como diodo generalmente tendrá un peor rendimiento que una unión PN en términos de la "nitidez" de la curva. Sin embargo, los FET con voltaje de umbral bajo (por ejemplo, 0,4 V o menos) se encenderán a un voltaje más bajo que el de un diodo, y esto puede ser útil en circuitos de bajo voltaje. Por la misma razón que la B siempre está en el sustrato en algunos circuitos integrados CMOS, no existe la flexibilidad de usar una unión PN como diodo en todas las configuraciones de circuitos. Si se usa la unión PN de un PMOS (P = Fuente, N = A granel), entonces hay algunos parásitos adicionales que deben considerarse que hacen que esto no sea útil en general.

Hay una parte de tu pregunta con la que puedo ser un poco más exhaustivo:

  

¿Existe alguna situación específica en la que el volumen no esté conectado a la fuente?

Hay al menos dos clases de dispositivos en los que esto es cierto:

Interruptores analógicos

En un interruptor CMOS, la conducción del diodo del cuerpo es una característica indeseable (el interruptor siempre realizaría), por lo que las conexiones básicas son las siguientes:

Tengaencuentaqueelsustratoestáatadoalossuministros,demodoquelosdiodosdelcuerponoseconducensiemprequelaentrada/salidaanalógicanoexcedalossuministros.

Hayunaexcelente nota de aplicación en estos dispositivos.

También hay algunos interruptores laterales altos que exponen el sustrato.

No era infrecuente hace unos años (20 o más) que 4 dispositivos terminales estuvieran ampliamente disponibles (hubo algunos usos específicos, particularmente en aplicaciones de muestreo y retención donde un sustrato expuesto era ventajoso)

Esta es una pregunta bastante general, y algunas de las otras respuestas son correctas. Pero me gustaría profundizar en lo que realmente está sucediendo aquí. Solo para más contexto.

En primer lugar, hay que tener cuidado, hay diferentes construcciones de transistores. Por lo tanto, en un HexFET (usado en aplicaciones de potencia y solo hay transistores individuales en un paquete) el proceso une a la S / D, la estructura es asimétrica y está optimizada para alta corriente. En un proceso de IC que utiliza DMOS (drenaje extendido - para resistencias de alto voltaje), también se ve obligado a tener la Fuente atada al riel.

Sin embargo, en los procesos de CI al diseñar los transistores, tiene estructuras de compuerta y estructuras S / D (literalmente, Fuente / Desagüe) porque en un proceso ideal, la Fuente y el Drenaje son intercambiables.

La conexión del Bulk es lo que define cuál de los dos terminales es la fuente.

- > este es el punto clave.

Por ejemplo, si estaba usando un proceso SOI (Silicon On Insulator), que tenía 4 transistores terminales (no FD - Completamente agotado), entonces realmente podría hablar de los dos terminales de los transistores como S / Ds.

En los procesos a granel, todos los procesos DSM (Deep Sub-micron) usan obleas de tipo P (muchas razones para esto, pero esencialmente se pueden fabricar obleas de tipo P, las de tipo N son más difíciles). Eso significa que el P-Well para el transistor NMOS está conectado a tierra, bueno, es la tierra. Incluso en este caso, a veces, la fuente se mantiene fuera del suelo para lograr un efecto deseado. Esto aumenta la fuga de la Fuente, pero a veces vale la pena.

La desventaja de esta estructura es que los NMOS tienen un rendimiento limitado. Simplemente observe un seguidor fuente simple implementado en PMOS y en NMOS (imagen de NMOS a continuación). En una implementación de PMOS, el NWell tiene polarización inversa en el Substrato (que es de tipo p) y puede flotar. Un seguidor de la fuente de PMOS puede tener una ganancia de 1.0 si está conectado correctamente.

Mirando a un seguidor fuente de NMOS:

Imagen cortada de (1)

El Vb inferior es simplemente una fuente de corriente para la polarización del amplificador, carga activa. Puedes ver que M1 tiene su granito atado al suelo. Eso significa que la fuente de M1 está flotando y, por lo tanto, M1 sufre el efecto de puerta trasera. El resultado neto es que este amplificador puede, como máximo, lograr una ganancia de ~ 0.8X. En este dibujo, si tuviera que cortar el M1 Bulk y conectarlo a Vo, la ganancia saltaría a ~ 1.0X.

Observará que otros mencionaron que Bulk y Source estaban conectados entre sí para optimizar el transistor. En realidad eso solo se aplica a aquellos dispositivos en el carril. Puedes ver que cualquier transistor apilado tendrá este efecto de puerta trasera en todos los transistores que estén lejos del riel.

Sin embargo, esta es una mirada estrecha a las cosas. Si tuviéramos que correr y hacer un buen proceso donde el backgate estuviera disponible, sufriríamos un par de problemas (al menos). Uno sería que la capacidad agregada del pozo a la conexión en masa ralentizaría las cosas. Los espaciamientos de los pozos tendrían que aumentarse porque los pozos ahora están separados, por lo que la densidad disminuiría, y luego están los problemas de conexiones adicionales al espacio que ocupa el volumen también. Así que en su mayor parte, y especialmente en dispositivos digitales, estos efectos son mucho peores.

(1) Shedge, M., & Itole, M. (2013). Análisis y diseño de seguidores de fuente CMOS y seguidor de súper fuente. ACEEE Int J en ...