Desacople los valores de los condensadores en el circuito de señal mixta

Normalmente cuando hago un diseño, uso el condensador de desacoplamiento recomendado por la hoja de datos del fabricante. No suele implicarse ningún análisis profundo.

En los casos en los que estoy haciendo algo más personalizado, uso una gran herramienta basada en la web llamada K-SIM.

enlace

En su uso más simple, puede calcular la impedancia y la ESR de un condensador a través de la frecuencia.

Dado un conjunto de números de pieza de condensadores cerámicos reales, y la cantidad de cada pieza, puede calcular la impedancia del conjunto de condensadores en paralelo en toda la frecuencia. Tiene en cuenta las propiedades no ideales del condensador al realizar el cálculo.

También puede hacer otros cálculos como la corriente de ondulación, el aumento de temperatura, los parámetros S, etc.

Depende de la aplicación. Para aplicaciones muy sensibles, podrías hacer todo eso.
La mayoría de las veces, consultar la hoja de datos para conocer las recomendaciones de los fabricantes es suficiente.

En caso de duda, 1x 100nF por pin de potencia más un solo 10uF cerca de las piezas / procesadores más grandes y será bueno para la mayoría de los diseños.

Hay una muy buena razón para apegarse a una regla simple como esa: cuando se trata de la fabricación, paga por el tiempo de configuración en la máquina de recoger y colocar. Es mucho más rápido y sencillo cargar 1 o 2 carretes de condensadores que cargar 20 carretes diferentes porque cada IC necesita diferentes límites de valor.

Para diseños de señales mixtas, diseño y ubicación es en general, es mucho más crítico que los desacopladores específicos utilizados, aunque los fabricantes a menudo establecen un esquema de desacoplamiento si creen que es crítico.

La regla de oro (como ya se mencionó) es de 100 nF por pin de alimentación y un desacoplador general para componentes más grandes (como procesadores, microcontroladores, FPGA grandes).

Xilinx entra en un poco de detalle sobre este tema.

Los condensadores en paralelo RESONARÁN. Debe identificar esos picos (y valles) e intencionalmente seleccionar dieléctricos con pérdida o insertar R de amortiguación. La primera captura de pantalla muestra los valles y picos para 100uF y 0.01uF y 1uF. El condensador final [20 pF] usa SkinEffect para humedecer.

Use la herramienta gratuita Signal Chain Explorer, en el modo "Gargoyles". Y haga clic SOLO en el botón PSI {interferencia de la fuente de alimentación}. Luego, examine la base de datos PSI (tabla de interferers) para asegurarse de que los interferers de 60Hz y 120Hz y SwitchReg y FPGA estén habilitados. SCE se puede descargar desde robustcircuitdesign.com

La topología predeterminada es solo un sensor y ADC. Haga clic en Sensor, luego vaya al margen izquierdo, seleccione "amperios" y seleccione la etapa del amplificador que más se ajuste a sus necesidades. Haga doble clic para insertar. Haga doble clic de nuevo, para una segunda etapa de ganancia. Edite las especificaciones de opamp (Unity Gain BandWidth & Rout en particular). Editar el Rg y Rf para establecer la ganancia. Haga clic en "Actualizar" en la parte superior derecha, y verá la SNR y ENOB pronosticadas por la herramienta en la frecuencia de interés específica de FOI. Edite la "Etapa del sensor" para el voltaje.

Y edite los parámetros de rechazo de la fuente de alimentación {corner freq y Max Atten}

Esto es lo que verá, para "filtrar"

yestaeslabasededatosdePSI(puedeeditaroagregarsuspropiosinterferers)

yaquíescómoeditarlosparámetrosderechazodelafuentedealimentaciónparacualquieretapadeOpAmp.

Hagaclicen"detalles del análisis" para obtener un análisis de la ventana de texto de los muchos colaboradores de Code Spread.

Nos gustan los MLCC pequeños para baja inductancia y bajo precio. La inductancia baja es deseable para el desacoplamiento de HF. Sin embargo,

• La inductancia no depende del valor del límite, solo del paquete y el montaje.
• El valor determina el precio

Consideremos una placa de 4 capas (o más) con un plano de tierra en una de las capas superiores, generalmente la capa 2. Ahora, la fuente de alimentación que desea desacoplar puede ser:

• un suministro local con un regulador local para un chip analógico sensible con uno o unos pocos pines de alimentación

A menos que sea BGA, la inductancia del pin VCC de su chip y la pista que conduce a ella generalmente será más alta que la ESL de un MLCC correctamente montado. Por lo tanto, los MLCC paralelos generalmente no mejorarán la inductancia, pero empeorarán la resonancia. Use el valor más alto MLCC en X7R que se ajustará a, por ejemplo, 0603 o 0805. Agregue capacitancia a granel si es necesario para hacer feliz al regulador. Si la hoja de datos del regulador presenta "estable con 1µF MLCC" ... verifique la impedancia de salida con el analizador de red, si se ve feo, agregue algo de capacitancia a granel ...

Una tapa de 10nF 0805 tendrá la misma inductancia que una tapa de 1µF 0805. Pero la tapa 0805 almacenará 100 veces más energía. Por lo tanto, usaría 1µF ... y no 10nF en paralelo!

Nota: un opamp de precisión no cumplirá con las especificaciones de tiempo de establecimiento si sus fuentes de alimentación están contaminadas con picos de HF grandes debido a las resonancias de las tapas. HF PSRR de opamps no es bueno.

• huellas que alimentan muchos chips

Necesitará al menos una tapa por chip, pero esas trazas agregan inductancia y empeoran la resonancia. Paralizar los MLCC con pistas es una mala idea. Esto también inyectará ruido en su GND cuando las tapas resuenen. Dependiendo de las circunstancias, agregar ESR puede ser beneficioso. Piense en las resistencias de chip 0R1. Simular la red. Si usa perlas de ferrita, recuerde que son inductores, está haciendo una red LC. Verifique el modelo de especia de cuentas y ajuste la tapa a granel ESR para la amortiguación.

• (1) un plano de poder que alimenta muchos chips

Un plano le permitirá poner en paralelo muchas mayúsculas sin (demasiado) problemas de resonancia, siempre que estén montados correctamente, los valores se seleccionen correctamente, etc.

El desacoplamiento de un plano es donde se usan esos condensadores de 10 nF, en números, para reducir la inductancia.

Nota sobre las tapas de polímero de bajo ESR de lujo. Si haces un paralelo de uno de esos con un MLCC sin el cuidado adecuado, resonarán ...