Resultado cuando la salida lógica de IC corta a VCC

3

Deseo saber cómo determinar lo que sucede cuando la salida lógica de un IC se acorta a VCC (preferiblemente sin tener que acortarlo). Me doy cuenta de que hay una gran cantidad de circuitos integrados por ahí, todos con diferentes propiedades. He elegido usar el 74HC74PW para tener un hoja de datos de ejemplo para hablar de. También me pregunto acerca de las puertas AND, los registros de turnos, etc.

Considere el siguiente circuito de ejemplo:

simular este circuito : esquema creado usando CircuitLab

SW1 está ahí para simular un fallo corto o similar.

Hipotéticamente hablando,

  • Si SW1 se cierra mientras Q está en ALTO, asumiré que no hay problema porque VCC y Q tienen el mismo potencial.

  • Si SW1 se cierra cuando Q es BAJA, entonces, ¿por qué proceso debo pasar? para determinar el resultado?

Ideas de lluvia de ideas (mientras que Q es BAJA):

  • Q es de baja impedancia, y V1 esencialmente se reduce a GND. V1 y o el IC serán dañados.
  • Q es de alta impedancia, el IC no se ve afectado y el micro simplemente ve el valor incorrecto (ALTO).
  • Q es impedancia "media / alta". V1 está bien porque puede suministrar una gran cantidad de corriente, pero el IC está dañado o se realiza de alguna manera negativa.
  • ¿Algo más?

La siguiente tabla es de la hoja de datos del flip flop:

¿Puedo determinar el resultado del error de esa tabla?

Me he encontrado con muchos circuitos integrados que no revelan la corriente de salida explícita o la corriente de sujeción de salida, por lo que me pregunto si hay una regla más general que podría asumir cuando la hoja de datos no es útil. (¿Quizás debería asumir que todas las salidas lógicas son de baja impedancia?)

¿Qué debo buscar específicamente en la hoja de datos de un IC, cómo debo analizarla y qué otras reglas puedo usar cuando la hoja de datos no contiene dicha información?

Me imagino que confiar en un software de simulación es peligroso para este tipo de condiciones. Tampoco quiero confiar en que realmente cortocircuito el IC, porque incluso si parece que no hay ningún problema, no significa que no haya uno (especialmente durante largos períodos de tiempo).

    
pregunta Bort

6 respuestas

6

Philips NXP Nexperia tiene el HC ( T) Guía del usuario , que muestra en la figura 33 lo que sucede cuando se sobrecarga una salida:

Porlotanto,lassalidasnosuperaránciertacorriente.Perotodavíaesdemasiadoalto.

Estomuestravalorestípicos,noelmáximoposible,peroaúnasí,ciertamentesuperaellímiteIOde25mAquepuededañarinmediatamenteelchip.

Enrealidad,estegráficoespara4.5V.Hayotrográficopara2V,dondelacorrientesemantienepordebajode10mA,porloquedebemedirloquesucedea3.3V.

Detodosmodos,laguíadiceenlasección8.2:

  

LacorrienteCCnominalmáximaparaunasalidaestándares  25mAyeldeunasalidadedriverdebusesde35mA.Estas  lasclasificacionessondictadasporlacapacidadactualdeenchip  trazasdemetalylamigracióndealuminioalargoplazo,peroes  Seesperaquelascorrientesdesalidadurantelostransitoriosdeconmutación  enocasiones,superarálascalificacionesmáximas.

    

UnasalidaencortocircuitotambiéncausarálacorrienteCCmáxima  Calificaciónparasersuperado.Sinembargo,unasalidapuedeser  Cortocircuitadodurantehasta5ssincausarningúndañodirectoa  elIC.

    

LavidadelICnoseacortarásinohaymásdeuno  laentradaosalidaalavezsefuerzaaGNDoVCCdurante  Pruebaslógicasencircuito("back drive") siempre que se cumpla lo siguiente   las reglas son obedecidas:

     
  • duración máxima: 1 ms
  •   
  • factor de servicio máximo: 10%
  •   
  • V máximo CC : 6 V
  •   

Tenga en cuenta que acortar una salida durante 5 s no causará "ningún daño directo", pero esto implica que habrá un daño indirecto que acortará la vida útil del IC. Para evitar eso, deberías mantener la duración del corto por debajo de 1 ms.

    
respondido por el CL.
2

El CMOS está hecho de dispositivos Nch y Pch con un RdsOn diseñado que fue de ~ 300 Ohms para la serie CD4000 a 15V y 50 Ohms nominal para la serie 74HC 'y 25 Ohms nominal para la serie 74ALC' con una amplia tolerancia. Esto limita la corriente de cortocircuito y también afecta los picos de corriente de transición con cargas capacitivas, pero generalmente se optimiza para la velocidad y las pistas de impedancia controlada a la velocidad máxima utilizando 50 ohmios aproximadamente.

Use las especificaciones para Vol / Iol para obtener estas para la lógica "0" y (Vcc-Voh) / Ioh para una lógica "1" en el canal P. Hay algunos efectos térmicos y Vcc en RdsOn al igual que los interruptores MOSFET, al igual que Vgs afecta a RdsOn en los interruptores de umbral de ~ 1V.

A partir de este entendimiento, si estima los efectos de la impedancia de carga utilizando una relación de división de impedancia. La lógica normal se ignora, ya que es alta R pero los valores de C afectan la velocidad de giro con la constante de tiempo RdsOn * C, donde C es interna, L perdida, C en el diseño y la entrada C de cargas.

    
respondido por el Tony EE rocketscientist
1

(Si la hoja de datos especifica Iol (max) e Ioh (max) por separado, está interesado en Iol (max) para pines cortocircuitados a VDD, o Ioh (max) para pines cortocircuitados a GND. Si la hoja de datos especifica Io (máx) o similar, es el mismo valor para conducir alto o bajo. Llamaré al correspondiente Iomax aquí.)

La salida entregará una corriente de al menos Iom. Sin embargo, el valor especificado de la hoja de datos es la corriente máxima que siempre puede entregar de cada uno de estos circuitos integrados que hacen, por lo que su valor es realmente el "más bajo de los máximos". La corriente real de cada IC individual (Ioactual) será algo mayor.

Esto causa una disipación de potencia en el transistor alto o bajo de la salida del tótem. Por lo tanto, se puede predecir que esto será en vatios (Iomax x VDD), pero en realidad es en vatios (Ioactual x VDD) para cada IC.

Luego depende de cuánto tiempo el diseño y la estructura de ese IC puedan manejar esa disipación de energía muy localizada en ese transistor antes de que se dañe o destruya.

Aparte de eso, solía usar 74LS y otros chips lógicos de los 80 y si inadvertidamente ponía en cortocircuito las salidas o conectaba las salidas lógicas, el chip casi siempre estaría dañado y necesitaría ser reemplazado. Muchos circuitos integrados de lógica moderna parecen ser muy difíciles, relativamente hablando, y he acortado los pines FPGA, las I / O de los chips de memoria y cosas por el estilo durante unos minutos antes de darme cuenta de mi error y han sobrevivido y han vivido largas y felices vidas lógicas. No es lo que creía en la producción, pero desde la perspectiva de juego de un laboratorio, son bastante a prueba de bombas para mí.

    
respondido por el TonyM
0

La regla general es ... Nunca conecte un pin de salida a ninguno de los rieles ....

La corriente de sujeción es la corriente máxima que el diodo de protección en el pin soportará si intenta impulsar el pin con un voltaje fuera del rango de suministro del dispositivo. Puedes ignorarlo en tu pregunta actual.

Si atas un pin conducido a un riel, definitivamente excederás Io y, en última instancia, dañarás el dispositivo.

    
respondido por el Trevor_G
0

En este caso, la corriente de salida máxima es de ± 25 mA, que es básicamente la cantidad de corriente que la salida puede soportar sin sufrir daños. Si cortas Q a VCC cuando está alta, no pasará nada. Si aplica Q a VCC en corto cuando Q es bajo, estará consumiendo una corriente bastante alta a través de los dispositivos de salida en Q, lo que causará daños al IC.

    
respondido por el Brendan Simpson
-1

En general, no es un problema: las capacidades de la unidad de esos chips son bastante limitadas

Sin embargo, si vincula mucho a vcc o gnd, o si tienen una unidad de disco significativa, el problema puede ser un problema.

En su lugar, usa una resistencia.

    
respondido por el dannyf

Lea otras preguntas en las etiquetas