¿qué hacer con los pines JTAG cuando está inactivo?

3

Tengo este diseño aquí donde hablo a través de JTAG desde un microprocesador a un CPLD.

El protocolo JTAG se realiza mediante el intercambio de bits de cuatro pines GPIO.

Esta conexión es muy poco frecuente. Es solo para la programación inicial del CPLD y se puede usar si se necesita una actualización del flujo de bits.

Ahora la pregunta: ¿Qué debo hacer con la interfaz JTAG durante estos tiempos de inactividad? En este momento tengo los pines de la interfaz en estado alto-z, pero también podría conducirlos a bajo o alto.

¿Cuál es la mejor práctica?

    
pregunta Nils Pipenbrinck

2 respuestas

6

Sugeriría hacer referencia a la hoja de cálculo para el dispositivo específico, ya que generalmente tienen una documentación bastante extensa y tratan de cubrir la mayoría de las preguntas. Esto es lo que encontré en mi familia de dispositivos:

XC9500, XC9500XL, XC9500XV y CoolRunner XPLA3 tienen actualizaciones internas en TDI y TMS. Los dispositivos CoolRunner-II tienen pull-ups internos en TDI, TMS y TCK. Se recomienda colocar resistencias de pull-up externas en los pines de entrada JTAG TDI, TMS y TCK. Para un solo dispositivo, se sugiere el valor de resistencia de 4.7 kΩ. Este valor puede ajustarse dependiendo de la cantidad de dispositivos en la cadena JTAG o la aplicación. No se recomienda la terminación de menú desplegable externo, ya que podría entrar en conflicto con los sistemas de extracción internos.

    
respondido por el Nazar
2

La alta impedancia es buena y la más segura. Es casi lo mismo que desconectar completamente los pines IO.

Digo "más seguro" porque elimina cualquier peligro de voltajes conflictivos en los pines IO si los pines del CPLD alguna vez llegan a un voltaje específico en cualquier momento. No querrás estar conduciendo un pin alto al mismo tiempo que el CPLD lo hace bajo o estarás bastante corto de tiempo

Así que quédate con Hi-z.

    
respondido por el Majenko

Lea otras preguntas en las etiquetas