Aislamiento del cristal de reloj de ICSP

3

Estoy trabajando en un proyecto que utiliza un PIC con un cristal de reloj de 32kHz conectado al Timer1. Desafortunadamente, el chip que estoy usando actualmente, PIC16F1827 , comparte el T1OSI & Pines T1OSO con ICSPCLK y amp; ICSPDAT.

Me gustaría poder usar el ICSP, idealmente sin tener puentes u otra administración manual.

¿Cuál sería la mejor manera de aislar el cristal del ICSP?

La hoja de datos, y otras notas que he encontrado sobre esto, no son específicas, obviamente, dada la amplia gama de circuitos que podrían estar conectados a los pines ISCP.

  

Se recomienda utilizar dispositivos de aislamiento para separar los pines de programación de otros circuitos. El tipo de aislamiento depende en gran medida de la aplicación específica y puede incluir dispositivos como resistencias, diodos o incluso puentes.

Edite para agregar: creo que el cristal es un modelo DT-26 , desde MEC .

    
pregunta ptomli

3 respuestas

4

Con un programador decente que tiene una unidad de impedancia suficientemente baja en PGC y PGD (nuestro USBProg tiene 150, por ejemplo), un cristal entre esas dos líneas no debería interferir con la programación.

Sin embargo, compruebe las especificaciones de cristal. El problema es que ± 5 V a través del cristal, especialmente algo de baja potencia como la mayoría de los cristales de 32768 Hz, podría dañarlo. Dado que el cristal es de alta impedancia en relación con las líneas de programación, incluso con su frecuencia de resonancia, puede poner una resistencia en serie con él. No puede ser tan alto como para causar un cambio de fase significativo a 33 kHz, pero quizás haya un valor entre eso y donde todavía pueda proteger el cristal. Una vez más, la clave es la hoja de datos de cristal. Si es necesario, pregunte a la compañía de cristal si está bien poner ± 5 V en frecuencias arbitrarias.

Agregado en respuesta a la hoja de datos:

Dice que la resistencia efectiva de la serie de cristal es de 22-40 kΩ y que el nivel máximo de transmisión es de 360 nW. Esos juntos implican solo 89 mV, pero eso sería lo que debería ser a través del cristal a la frecuencia de resonancia. Probablemente puede tolerar mucha más resonancia, pero es de poca utilidad ya que no se puede garantizar que el programador no produzca señales cerca de 33 kHz entre PGC y PGD durante el tiempo suficiente para ser un problema, y no lo hace. saber qué son "cerca" y "lo suficientemente largo".

Entonces, sí, parece que tiene un problema que necesita una consideración cuidadosa. No parece que haya respuestas fáciles, solo elecciones molestas. El primer paso sería hablar con el fabricante del cristal y descubrir qué es lo que realmente puedes hacer cuando no estás esperando que el cristal produzca una buena sincronización. Los límites de funcionamiento normales y los límites máximos absolutos pueden ser muy diferentes, y esta hoja de datos es bastante vaga en cuanto a los detalles.

    
respondido por el Olin Lathrop
4

Mike tiene razón al decir que el cristal es de alta impedancia, pero aún así lo aislaría, ya que el nivel de unidad máximo permitido de estos cristales de diapasón suele ser de 1 \ $ \ mu \ $ W. Eso es para resonancia, pero no sé qué le hará al cristal una señal de nivel lógico de alta amplitud.

Yo usaría interruptores con la menor resistencia de encendido posible. El enrutamiento parece ser más crítico de lo que pensaba, luego un interruptor analógico en un MicroPak de 1.45 mm, como el FSA1157 , es más adecuado que un relé de lámina grande.

    
respondido por el stevenvh
3

El cristal no afectará a la programación, ya que es un dispositivo de alta impedancia, sin embargo, debe realizar una prueba para ver si las formas de onda de 5 V durante la programación tienen algún efecto dañino en el cristal

    
respondido por el mikeselectricstuff

Lea otras preguntas en las etiquetas