Capturando datos a 500MHz

Una solución es usar un demux para reducir la frecuencia de muestreo del ADC y aprovechar la gran cantidad de pines en el FPGA.

Por ejemplo, el ADC podría cronometrarse a 500 MHz y el FPGA a 125 MHz más razonable. Luego se puede usar un demux 4: 1 - recolectando 4 muestras de ADC por cada tic del FPGA. El bus se vuelve 4 veces más ancho, por lo que en cada tick el FPGA necesita ingerir 40 bits, no 10, pero eso no es difícil de manejar.

En mi aplicación, el ADC de 2Gsps y el demux 8: 1 se venden como un par, por lo que su salida se convierte en 88 bits a 250 Mbps. No hay otra manera de usar el ADC.

Supongo que no realizarás muestreos durante mucho tiempo, a ese ritmo. Los requisitos de procesamiento estarán determinados por la cantidad de muestras que se deben usar y la rapidez con la que necesita las respuestas. Por ejemplo, podría usar la fibra de 10 GbE para transportar los datos de su robot a una PC normal, para el procesamiento sin conexión, sin necesidad de hardware o software exóticos.

Los enlaces inalámbricos normales disponibles solo funcionan a unos 100 Mbps, y solo en condiciones ideales, no se encuentran en un robot en movimiento. Algo tendrá que amortiguar toda la señal antes de descargarla. DRAM en el FPGA? ¿PC incrustado? Buena suerte!