Necesito un interruptor de carga de lado alto y se me ocurrió el siguiente esquema. Los niveles de tensión y la corriente del lado alto varían entre 5-12 V / 2 A máx. El PMOS de lado alto (SI5509DC) está clasificado para 20V V_DS y 12V V_GS y hasta 4A.
Un diodo Zener D1 de 10 V y el divisor de voltaje formado por R2 & R3 está destinado a limitar el voltaje de la fuente de la puerta PMOS. El diodo D2 en la salida desvía los picos negativos debido a las cargas inductivas hacia el suelo.
C1 controla el tiempo de caída al abrir el interruptor. Todavía no he encontrado una manera de hacer que el comportamiento de activación sea un poco más suave.
El interruptor se cerrará la mayor parte del tiempo y la frecuencia de cambio no es un problema. Sin embargo, necesito tener una lógica negativa en la entrada para mantener el interruptor abierto durante el arranque cuando el pin de conducción del CPLD se declara en tres y se tira hacia 3.3 V mediante detonaciones internas.
La interfaz de My Logic es 3.3V @ 20mA CMOS (MaxV CPLD). Necesito hacer la cosa lo más robusta y compacta posible y me gustaría pedir consejos y comentarios.