Topologías de amplificador de realimentación actual de transistores discretos

4

Yo varé para diseñar un amplificador de auriculares basado en la topología CFA (por alguna razón estética muy personal). Hay dos topologías básicas de su etapa de entrada, que técnicamente es un amplificador V-I (el convertidor I-V que proporciona la ganancia de voltaje generalmente se implementa a través de dos espejos de corriente que "luchan" entre sí). Quiero saber por qué uno puede ser preferido a otro. En ambos casos, el procedimiento de diseño no está claro para mí. ¿En particular cómo elegir los valores de las resistencias? Tengo algunas pistas, pero no estoy completamente seguro.

En el caso a) \ $ R1 \ $ y \ $ R2 \ $, supongo, proporcione un espacio Vce adicional para \ $ Q3 \ $ y \ $ Q4 \ $.

El caso b) debería funcionar bien (y lo hace en simulación) sin resistencias en absoluto. Entonces, supongo que \ $ R3 \ $ y \ $ R4 \ $ pueden ayudar a minimizar algunas diferencias en las características \ $ Q5 \ $ y \ $ Q6 \ $. Pero no tengo ni idea de cómo exactamente. En caso de que no sea cero \ $ R3 \ $ y \ $ R4 \ $, \ $ R5 \ $ y \ $ R6 \ $ pueden servir para propósitos de sesgo.

En pocas palabras, ¿cuál es el propósito de las resistencias de emisores en estos dos circuitos?

Lamentablemente no puedo encontrar ningún artículo que pueda explicar el procedimiento. ¿Puedes señalarme algunos?

    
pregunta e_asphyx

1 respuesta

0

Para el caso a: R1 y R2 detienen el escape térmico cuando el Vbe de Q1 y Q2 disminuyen debido al calentamiento (Q1 y Q2 suelen ser los transistores de salida). Los colectores de Q3 y Q4 podrían estar conectados funcionalmente a los rieles de suministro (de manera similar a Q7 y Q8) pero están conectados a la salida para reducir la disipación de potencia.

La principal diferencia entre los diseños es la velocidad de apagado de los transistores que se pretende que sean los transistores de salida (Q1, Q2, Q5 y Q6).

El caso A desactiva Q1 y Q2 muy bien: la carga almacenada se elimina activamente de la base de Q1 y Q2 a través de Q3 y Q4, suponiendo que hay suficiente capacidad de suministro de corriente de la señal de entrada.

El caso B no tiene medios para eliminar la carga almacenada de la base de Q5 y Q6, por lo que el apagado será muy lento. Por lo general, hay una resistencia desde la base hasta el emisor de Q5 y Q6, pero el valor de estos es un compramiso entre el desperdicio de corriente de la etapa de excitación y la velocidad de eliminación de carga de la base del transistor.

Como nota al margen, la salida de espejo actual es un enfoque cuestionable a menos que cargue sus nodos "in" con una carga representativa que es nominalmente la misma que la salida. Por todos los medios, pruébalo para un amplificador de auriculares, pero para un amplificador de 100 vatios definitivamente lo volveré a pensar.

Si necesita más información, hágamelo saber.

¡Buena suerte!

    
respondido por el Matthew

Lea otras preguntas en las etiquetas