¿Cómo logran los osciloscopios digitales velocidades de muestreo tan altas?

El DSO Rigol 1052E de nivel de entrada (el que tengo y que tiene capacidad para 100 MHz con cambio de software) usa un Analog Devices AD9288. Este es un ADC de doble canal con salidas paralelas de 8 bits y muestras a 40 o 100 millones de muestras por segundo (dependiendo del grado de velocidad del chip). Aunque el Rigol es de 1 Gig de muestras por segundo, no estoy seguro de si están multiplexando esto o qué es exactamente lo que les está dando 10 veces las muestras del único chip.

El AD9288 tiene un convertidor de tipo de tubería de bit por etapa para los 5 bits de MSB y utiliza un flash de 3 bits para los 3 LSB finales. Esto tiene sentido, ya que la magnitud más alta debería ser más fácil de convertir rápidamente con tuberías. A medida que aumenten las velocidades de su ADC, la cantidad de bits muestreados mediante conversión flash aumentará, como dice steven.

Supongo que usan ADC de Flash . Estos tienen la ventaja de que la conversión es inmediata, mientras que los ADC de SA (aproximación sucesiva), como los utilizados en la mayoría de los microcontroladores, realizan un algoritmo que requiere varios pasos. Una desventaja de los ADC de Flash es que son bastante pesados en hardware (un ADC de 8 bits tiene 255 comparadores), pero la mayoría de los ámbitos no tienen una resolución muy alta. (Los alcances analógicos a menudo tenían una precisión del 3%, lo que se traduce en 5 bits).

Jodes, tu comentario dice que obtuviste tu respuesta, pero la solución es mucho más que los ADC de Flash. Consulte la Nota de aplicación de Agilent, " Técnicas para lograr anchos de banda de osciloscopio de más de 16 GHz . " Solía trabajar en ese campus (pero no pretendo tener experiencia en el alcance detallado). Agilent en Colorado Springs es el centro global de conocimiento relacionado con el procesamiento de señales multi-gigahertz. Trabajaron en una solución de 32 GHz durante años y comenzaron a enviarse el año pasado. Las sondas activas y la microelectrónica que realizan el procesamiento de la señal son extremadamente sofisticadas. Consulte la biblioteca completa de documentos relacionados con el osciloscopio DSO y DSA de alto rendimiento Infiniium 90000 X-Series de Agilent. Busque en Google: la URL es fea y no estoy seguro de que ofrezcan un enlace permanente a la página de la biblioteca. Es posible que también desee consultar las patentes relacionadas.

Los fabricantes de osciloscopios publicitan con 'tasa de muestreo equivalente'. Esto NO es una tasa de muestreo en vivo. Esta es una frecuencia de muestreo realizada mediante el uso de muestras de múltiples períodos y la toma de muestras en diferentes momentos de la señal. Combinando estos, obtendrá una 'tasa de muestreo equivalente' más alta. Entonces, si tuvieras ADMS de 100MSPS y lo hicieras 10 veces (¡muy mal!), Obtendrás 1GSPS.

Esto es malo porque asume que su señal es periódica, y no siempre.

Lo que es importante de un osciloscopio es la frecuencia de muestreo de 'disparo único'. También es una funcionalidad que es probable que utilices (por ejemplo, captura una respuesta por pasos), o que veas de cerca una forma de onda que no baila.  Da una indicación de lo que el hardware es capaz de hacer, no "pulido" por el software. El hardware puede intercalarse, es decir, utilizar múltiples ADC de alta velocidad y sincronizar las señales de "inicio de conversión" en el momento adecuado. Esta es también la razón por la que algunos ámbitos tendrán tasas de muestreo más altas en el modo de un solo canal que en el canal dual. Su serie PIC18 típica solo tiene un convertidor ADC 1x, pero múltiples canales (hecho con un MUX analógico).

Además, los chips ADC dedicados pueden ser mucho, mucho más rápidos. 100MSPS no es demasiado incómodo de encontrar. Echa un vistazo aquí, National anuncia estos como ultra alta velocidad. No sé cómo funcionan exactamente, veo que los 3GSPS ya usan intercalación interna.

enlace

El Rigol 1052E, como lo menciona Joe, es un gran ejemplo de cómo hacer esto de manera eficiente y económica. Utiliza una pila de ADC independientes, todos los cuales tienen una tasa de muestreo más lenta, y los desactiva entre sí. De esta manera, las muestras se extraen de cada ADC a su vez al estilo round-robin.

Obviamente, su tiempo tiene que ser extraordinariamente preciso para hacerlo de esta manera, y parece que el 1025E usa un PLD para hacer eso, y dado que la misma placa también tiene un FPGA asociado con Al procesar la señal entrante, parece que se agregó PLD (que es mucho menos potente pero con un enrutamiento interno más predecible) debido a su capacidad para generar y procesar señales con una sincronización muy precisa.

Entrelazan los múltiples anuncios con relojes que están ligeramente desfasados entre sí, obteniendo 5 veces la frecuencia de muestreo de un solo chip. Además, para una señal periódica, hay un truco que muchos de los ámbitos modernos utilizan para tener un reloj de muestreo que está desfasado con la señal que se está midiendo, de modo que en muestras sucesivas, una parte diferente de la forma de onda está siendo muestreado, aunque en un ciclo diferente de esa forma de onda. Luego, después de tomar suficientes muestras, pueden reconstruir la señal si pueden determinar la frecuencia fundamental de la forma de onda que se está midiendo (mucho más fácil de hacer). ¿Tiene sentido?