Background
Estoy considerando el diseño de un receptor de AM para tres canales fijos: 3.33MHz, 7.85 MHz y 14.67 MHz.
La antena que estoy considerando es una antena de bucle de cuerda manual con una inductancia de diseño basada en el conteo de turnos, el espaciado entre giros y las dimensiones del bucle.
Estoy considerando el diseño para un circuito de sintonización y preselección para un receptor. Me interesa que todo esté sintonizado electrónicamente (en vez de mecánicamente). Como tal, y en base a ideas de otras preguntas relacionadas, estoy considerando dos rangos seleccionables: un rango más bajo habilitado para 3.33 MHz cuando se conecta un límite mediante el uso de un diodo pin, y un rango más alto para las otras dos frecuencias para cuando el diodo está apagado.
La afinación electrónica en sí se basa en un varicap. El varicap tiene un rango suficientemente amplio (3-69pF) que puede cubrir tanto a 7.85 como a 14.67 MHz con un poco de espacio a cada lado.
Diagrama de simulación de circuito
El circuito físico (sin mostrar elementos simulados equivalentes) es:
ElcircuitosesimulaenQucs.Acontinuación,laslíneasdepuntosrodeanunúnicocomponenteconmúltipleselementossimuladosequivalentes.
Recorridodelcircuito
Lanteslainductanciaefectivadelaantena.Seeligedemodoquecuandoellímiteinferiorderangoestédeshabilitado,elrangodelavaricapdesintonizaciónestéenelcentrodelasdosfrecuenciassuperiores.Rantesunaresistenciadeantenaestimadaapartirdelaresistividadde16AWGyestrivialmentebaja.
Crangeesellímitederango.Cuandoeldiododepinderangoestáhabilitado,sepretendequeCrangeseagregueconlacapacitanciadeldiododesintonizaciónparacentrarelreceptoralrededorde3.33MHz.RCesunaresistenciaefectivaparaelpeorcasoQbasadoenlahojadeespecificacionesdelatapa.
Dpinesundiodopinque,cuandoestáhabilitado,agregaCrangeallímitedeajuste.Enlasimulación,elinterruptorSrangeseabreosecierraparasimularqueeldiodoestáencendidooapagado.
L1esunRFCparaevitarquelaenergíadeRFsepierdaatravésdelareddepolarizacióndediodopin.CL1esunacapacitanciaequivalentepararepresentarlaSRFdelestrangulador.RL1eslaresistenciaenlínea.
R1eslaresistenciadepolarizacióndeldiodopin.SiV1estáa5V,eldiodoveráaproximadamente9,4mAyestaráhabilitado.
Cbp1yCbp2soncapacitoresdebloquedeCC.Soncríticosporquelatensióndepolarizacióndelavaricappuedeserdehasta28Vyestonodebepermitirsequefluyafueradelareddevaricap.
CDtuneeslacapacitanciaequivalentedeundiodovaricap.Noestoyusandomodelosdediodosrealistas(todavía);Quieroentenderprimeroelcomportamientoideal.
L2esunRFCqueevitaquelaenergíadeRFsepierdaatravésdelareddepolarizacióndevaricap.(L1yL2sonloschokesconlainductanciamásaltaqueheencontradoyaúntengounaSRFmásaltaquemisfrecuenciasdeoperación).
RdampesunaresistenciaqueseinsertaparaamortiguarunpicoresonantequeseproducecomoresultadodequeL2yCbp1formenunfiltrodepasoaltodesegundoorden.
Porahora,estoydejandoelcircuitoefectivamentedescargadohastaqueloentiendomejor.Tampocoheconsideradolacoincidenciadeimpedancia,loquedefinitivamenteseráunproblema.
Problemas
SidejoCbp1alto(1uF)yuso50RparaRdamp,elfiltrodepasoaltodesegundoordenformadoporL2yCbp1tieneunafrecuenciadecortebajadelordende7kHz,creandounagranbandadepasoindeseable.
Aquísemuestranochopicos:loscuatroinferioresestánenelrangodevaricapcuandoseseleccionan3.33MHz,yloscuatrosuperioresestánenelrangodevaricapcuandoseseleccionanlasdosfrecuenciassuperiores.Lospicosestánenloslugarescorrectos.
Si,porotrolado,uso12pFparaCbp1,semejoralafrecuenciadecortemásbaja,peroelrangodeldiododesintonizaciónenlabandainferiorestámuylimitadoylapendientedereducciónmásbajaesmuymala.
Por lo que claramente tengo algunos problemas de diseño fundamentales aquí.
Preguntas
- ¿Puede una topología tan simple actuar como un circuito de sintonización y preselección, o debo abandonarla y hacer algo más complejo?
- ¿Puedo permanecer con una red pasiva antes de mi LNA?
- ¿Hay alguna otra forma de bloquear de forma segura DC y desactivar la RF cuando sea necesario al obtener la respuesta que deseo?