En algunos diseños DDR3 vi que hay un condensador entre las líneas de reloj diferencial, por ejemplo, la imagen a continuación:
En
En el DDRM DIMM DDR3, también hay un condensador de compensación, CCOMP de 2.2 pF, colocado entre los relojes de la memoria diferencial para mejorar la calidad de la señal
Mi primer pensamiento fue que agrega un polo en ciertas frecuencias (problemáticas) que amortigua la perturbación de las altas frecuencias.
¿Cómo ayuda agregar este capacitor? He visto algunas gráficas y el efecto positivo que tiene (suaviza las señales) pero ¿cuál es la teoría (¿simple?) Que hay detrás?