Actualmente estamos diseñando una gran PCB donde varios ingenieros están contribuyendo a la diseños esquemáticos en Altium Designer 13. Decidimos utilizar un diseño jerárquico para nuestro diseño, de modo que cada ingeniero trabaje de forma independiente en su subsistema para integrarlo en una hoja superior en una etapa posterior.
Para mantener las cosas ordenadas, tendemos a usar muchos arneses en nuestros esquemas. Esto ha estado causando algunos problemas al ejecutar verificaciones de ERC en el esquema. En general, tendemos a pasar un arnés a una hoja inferior a través de una hoja de entrada, extraer el contenido del arnés (utilizando otro creador de arnés) y conectar los elementos extraídos a sus ubicaciones respectivas utilizando nombres de red. El problema es que esto tiende a causar que se asignen múltiples nombres a los elementos del arnés. Por ejemplo, si un arnés llamado H tiene elementos A y B, tendemos a conectar el nombre de red A y B a los elementos cuando extraemos o creamos el arnés. Sin embargo, Altium nombra los elementos H.A y H.B cuando usa un arnés con estos elementos. Esto causa un error (o advertencia) para varios nombres de red si esa opción está seleccionada en el ERC. ¿Hay una manera fácil de evitar este comportamiento o deberíamos dibujar nuestros esquemas de una manera diferente?
No queremos deshabilitar la advertencia / error de varios nombres de red, ya que esto nos ha ayudado a encontrar algunos errores. También sé que podemos extraer los elementos utilizando explícitamente la sintaxis de H.A y H.B en las hojas, pero generalmente es muy útil ver visualmente en la hoja qué son todos los elementos de un arnés.
Lo que me gustaría ver es que hay una opción para que el verificador de nombres de red múltiple toma H.A y A como equivalentes para propósitos de nombre de red. Actualmente tenemos que pasar por todas las advertencias y asignar explícitamente una cruz de ignorar ERC para cada red que causa este comportamiento.