Ingeniería inversa de un ESC sin escobillas, ¿podría alguien ayudarme a entender el circuito?

Navega tus respuestas
4

Así que estoy en el proceso de tratar de aplicar ingeniería inversa a una ESC sin escobillas. Arriba está el esquema para un solo circuito de accionamiento de medio puente.

VIN es 11.1V

D1 es un diodo no identificado; todo lo que he podido obtener tan lejos de su orientación y que tiene una caída de tensión directa de alrededor de .54V. Las sugerencias para obtener más información al respecto son bienvenidas

T1 y T2 son NIKOS P75N02LDG (modo de mejora de nivel lógico N-FET)

T3 es LMBT3904-LT1 (BJT de propósito general)

ALTO y BAJO provienen de un micro de 5V. LOW también se despliega (olvidé mostrarlo aquí. 10K a GND)

No he podido medir C6, posiblemente podría ser 10uF-22uF (paquete 1206, mi apuesta)

Mis preguntas son las siguientes:

  1. ¿Por qué el FET del lado alto debe ser accionado con el circuito BJT y el FET del lado bajo no?
  2. ¿Cuál es el propósito del diodo allí (D1) (caída de tensión directa de .54V, no estoy seguro de qué parte # es)? ¿Es para evitar que las caídas momentáneas en la línea VIN afecten cómo se maneja el T2?
  3. Por lo que puedo decir, ALTO no se levanta ni se baja. Cuando el uC no está configurado, esto dejará la base flotante, lo que hará que T3 no conduzca (¿verdad?), Lo que provocará que la compuerta de T2 se eleve, lo que hará que el VIN salga en la línea del motor, a la derecha ?
pregunta Ross Aiken

2 respuestas

2

La señal BAJA puede ser una señal de nivel lógico de la MCU de 5 V debido a que el FET de canal N más bajo en el puente tiene su voltaje Puerta-Fuente referenciado a la GND. Debido a esto, el FET se puede activar con una señal que se eleva por encima de GND.

La señal ALTA debe almacenarse en el búfer a través del 2N3094 porque el FET de canal N superior en el puente tiene su voltaje de Fuente-Fuente referenciado a la salida. Como tal, la puerta del FET debe estar en un umbral de activación por encima de la tensión de salida para poder encenderse. De hecho, para que la salida se dirija hacia el VIN, es necesario que la compuerta FET superior se conduzca por encima del VIN para que el FET se encienda.

Los componentes C6 y D1 realizan la función de una especie de circuito bootstrap. A medida que el N-FET superior enciende, su pin FUENTE comienza a aumentar el voltaje, lo que a su vez ayuda a elevar la PUERTA del FET a través de C6. En este caso, el diodo D1 invierte las polarizaciones para permitir que la tensión de GATE se incremente por encima del nivel de VIN. Hay mejores configuraciones de circuitos bootstrap que funcionarían mucho mejor que esta.

    
respondido por el Michael Karas
0

D1 es probablemente un Schottky de algún tipo: alta velocidad y baja caída.

Para ampliar la respuesta de Michael Karas arriba:

Cuando LOW es alto y HIGH es bajo, el FET inferior se enciende y el C6 se carga en (Vin-Vd1). Cuando cambia de estado, el extremo inferior de C6 se refiere a la fuente del FET superior, y su Vgs es (aproximadamente) igual a la tensión a través del capacitor (menos cualquier caída de tensión al cargar la compuerta). El diodo evita que se descargue en el suministro.

    
respondido por el Ada L Onfb

Lea otras preguntas en las etiquetas

Usando el diodo Zener para una entrada de 12v a Arduino ¿Puede la tapa de una coca cola servir como un disipador de calor?