Determinación del voltaje de compensación del amplificador operacional

4

Estoy diseñando un amplificador operacional de dos etapas en tecnología CMOS. Después de dimensionar todos los transistores y las comprobaciones preliminares, quería determinar el voltaje de compensación de entrada de mi circuito y navegar muchas páginas con preguntas similares, en realidad no encontré una respuesta que me aclarara las cosas.

En primer lugar, la mayoría de las respuestas en este tema asumen que al aplicar solo el voltaje común a ambas entradas, la salida del amplificador operacional sería 0, lo que básicamente no es cierto, ya que siempre habrá un voltaje de salida común. Y este voltaje de salida común ya está afectado por el voltaje de compensación de entrada.

Y aquí es donde no puedo manejar este problema. Creo que la aplicación de cualquier divisor de resistencia, etc. no podría funcionar ya que cualquier resultado obtenido será inútil sin el conocimiento sobre el voltaje de salida común. Eso me parece como un círculo vicioso.

¿Debo hacer que spice.op haga que el V GS del par de entrada sea igual, o hay una mejor manera de simular el valor de compensación?

    
pregunta Nedvved

4 respuestas

1

Cuando se trata de amplificadores operacionales del mundo real, hay dos parámetros principales de desplazamiento: error de desplazamiento de entrada y error de desplazamiento de salida. Generalmente, estos se combinan en un solo parámetro porque son difíciles o imposibles de separar en la práctica. Por lo tanto, rara vez leerá acerca del error de desplazamiento de salida, aunque sea una métrica real del diseño. En cambio, los errores de desplazamiento de salida y de desplazamiento de entrada se combinan en una característica, y se denomina "error de desplazamiento de entrada".

¿Cómo medir el error de desplazamiento de entrada? (es decir, el total de errores de desplazamiento de entrada y salida como se explica anteriormente). La forma más fácil y práctica es configurar el op-amp como un búfer de ganancia unitaria (conectar la salida a la entrada negativa). Aplique una tensión, dentro del rango de modo común del amplificador operacional, a la entrada positiva (es decir, no inversora). La diferencia entre la tensión de prueba aplicada y la tensión de salida es prácticamente atribuible al error de compensación de entrada del amplificador.

Puede conectar un conjunto de DVM a su rango más bajo entre la salida y la entrada de NI y leer directamente el valor de voltaje de compensación de la entrada real, suponiendo que tenga un DVM suficientemente sensible. Varíe la tensión de prueba en el rango de entrada del modo común para encontrar el peor de los casos.

No soy un tipo SPICE, pero espero que puedas hacer lo mismo en un modelo SPICE.

    
respondido por el FiddyOhm
0

Las compensaciones resultan de errores de escala en la fabricación de los MOSFET, y la variación de fabricación no es un parámetro SPICE. Lo que tu Se puede hacer, es usar modelos de dispositivo con alguna variación aleatoria. en el voltaje de umbral Vth, y tal vez en la longitud del canal, Para imitar las variaciones esperadas. No hay simple "valor de compensación", sino una variabilidad esperada en la compensación dará lugar a una distribución de valores agrupados alrededor de '0'; la variable importante es el ancho de la distribución (o, de alguna caja que encierra la distribución y cuyas paredes laterales son especificaciones de 'el peor de los casos').

Esto requiere que algunas características conocidas de la fabricación sean probado contra sus modelos (cuando las desviaciones observadas en Los artículos fabricados coinciden con el modelo, su insertado al azar las variaciones son la magnitud correcta). Lo más simple El enfoque entonces es hacer un par de docenas de modelos MOSFET, con Una distribución de desviaciones en Vth.

Una curva de campana "normal" es similar a las filas de un Pascal Triángulo. Tomar la quinta fila de Triángulo de Pascal: 1, 5, 10, 10, 5, 1, entonces 32 por igual modelos probables, uno en Vth0 = 1V -5d, cinco en 1V -3d, diez en 1-1d, diez en 1+ 1d, cinco en 1+ 3d y uno en 1 + 5d.

Luego, ejecute SPICE para hacer una predicción de desplazamiento con Cada transistor tiene un modelo aleatorio del conjunto de 32. Repite eso unos cientos de veces, y mira las compensaciones. ese resultado (tal vez puedas tirar lo más alto y lo más bajo). Simplemente conecte la entrada (+) a GND, y el seguidor de voltaje da El offset como salida de tensión continua.

Tal vez, también, puede variar solo los transistores de sentido de entrada, porque esos tienen el mayor efecto.

    
respondido por el Whit3rd
0

Me gustaría brindar información adicional a la respuesta de FiddOhm, que creo que es la más cercana a la respuesta que buscaba (aproximando el voltaje de compensación de entrada a través de la configuración de ganancia unitaria).

Las compensaciones de entrada debidas a la salida distinta de cero (o simplemente una entrada que no sea igual al voltaje de salida para las entradas de cero) tenderán a ser pequeñas a medida que aumente la ganancia de CC.

El factor más importante para el voltaje de compensación de entrada es la coincidencia de los transistores de entrada del par diferencial. Para encontrar el peor de los casos, a menudo puede encontrar distribuciones en los parámetros del transistor en la hoja de datos del fabricante (distribuciones para parámetros como \ $ L_ {eff} \ $, \ $ I_ {ds} \ $, \ $ V_ {th } \ $, etc.). Sin embargo, generalmente son una distribución entre varios chips, no errores entre transistores cercanos entre sí. Puede modelar esto con resultados (generalmente muy malos) al dar a los dos transistores de entrada una W y / o una L diferente según estas distribuciones.

En realidad, puede hacerlo mejor que en el peor de los casos si se adhiere a las reglas de diseño para hacer coincidir los transistores. Y es por eso que se complica: depende en gran medida del diseño . Spice siempre asumirá el diseño perfecto . Normalmente, al menos aumenta el tamaño de los transistores (el efecto de \ $ \ pm10nm \ $ en \ $ 1 \ mu m \ $ será relativamente mayor que en \ $ 10 \ mu m \ $). Se pueden realizar mejoras adicionales utilizando diseños idénticos, dedos alternos, diseño de centroides, etc. Cada uno de ellos produce mejores resultados que el anterior.

    
respondido por el Sven B
0

El enfoque común para especificar el valor de compensación del opamp es definir cuáles deben ser los valores de Vin de entrada cuando Vout es igual a VDD / 2. Por ejemplo, cuando VDD = 3.3 V, se desea que la salida sea VDD / 2 = 1.65 V para tener un swing completo para la señal de salida. Los voltajes de entrada también son a menudo iguales a VDD / 2. Por lo tanto, establece Vin + y Vin- en 1.65 V y realiza un análisis de .dc en el que Vin + se barre para encontrar su valor de modo que Vout sea igual a 1.65 V.

Estoy sorprendido, como dijiste, no encontraste la respuesta a esas preguntas en los libros. El puesto que tengo a mano es enlace y el problema de la compensación se describe en la versión desafortunadamente pagada del libro, cap. 1.2:

PerorealmentedeberíapoderencontrarloenotroslibroscomoRazavioBaker,consulte: enlace .

La configuración del seguidor de voltaje (buffer de ganancia unitaria) está bien para probar el voltaje de compensación, pero también se puede usar el siguiente banco de pruebas:

Comoúltimapalabra,tudiseñoestábien.Esunclásicode2etapasclaseAopamp.MuyamenudoseutilizaeneldiseñodeICanalógico.Elvalordecompensaciónsepuededefinirparacualquierarquitecturaopampdeextremoúnicoodiferencial.Parasuarquitectura,puedeconsideraragregarunaresistenciadeanulacióncero(vealaFig.3.2de enlace . Haga clic en el botón Vista previa - Está en la versión gratuita) para lograr un mejor margen de fase.

    
respondido por el Tako

Lea otras preguntas en las etiquetas