Esperanza de vida de la RAM del microcontrolador

SRAM , DRAM tiene una resistencia infinita.

FLASH , FRAM , y EEPROM tienen una resistencia limitada.

SRAM está hecho con transistores o mosfets. Es un componente activo que pierde su estado cuando se elimina el poder.

DRAMusapequeñoscapacitoresparaalmacenardatostemporalmente,estossonactualizadoscontinuamenteporelcontroladordememoriadebidoaqueestoscapacitorestienenfugas.TantoDRAMcomoSRAMfuncionaránhastaqueladegradacióndelmaterialhagaquelapiezaquedeinutilizable.(décadas)

FLASHyEEPROMfuncionandemanerasimilar,alusarefectoscapacitivosenlaspuertasfetales,yestostienenunaresistencialimitada.El"desgaste del flash" es causado por el borrado debido a la acumulación lenta de carga alrededor de las celdas del flash durante el borrado. Cuando se borra el flash, se borra a una lógica 1 mediante un voltaje "alto".

FRAM funciona magnéticamente, también tiene una resistencia limitada. Pero los ciclos de escritura están en los trillones, casi infinitos.

No hay tal cosa como RAM life expectancy . Puede obtener esta impresión errónea porque hay un número limitado de ciclos de borrado que puede aplicar a las celdas EPROM y EEPROM (flash).

Para las celdas EPROM / EEPROM, la razón por la que no se pueden borrar de forma ilimitada es porque crecen las fugas con cada ciclo de borrado. Es como un cubo que no manejas con mucho cuidado. Pero es crucial para la función que las fugas no sean demasiado grandes, por lo que la información se conserva en el estado sin alimentación.

Para RAM, este problema no se aplica:

• La DRAM es tan permeable por su diseño que pierde información en unos pocos ms, por lo que el controlador de RAM tiene que leerla y rellenarla según sea necesario. Naturalmente, esto solo funciona cuando la RAM está activada.

• La SRAM también tiene fugas, pero en lugar de un controlador de RAM, cada celda tiene un circuito de retroalimentación positiva que mantiene uno de los dos depósitos llenos y el otro vacío. Naturalmente, esto solo funciona cuando la RAM está activada.

He encontrado un documento sobre las tasas de errores blandos, que también menciona una tasa de errores de SRAM. SRAM se suele utilizar en microcontroladores, por lo que debería ser aplicable.

El párrafo dice:

  

Aparte de los errores blandos, las partículas con altas energías pueden causar   Daño permanente a las células de la memoria. Estos errores "duros" exhiben error   Tasas que están fuertemente relacionadas con tasas de error blandas [29],   estimado en 2% del total de errores [26] o “uno o dos órdenes de   magnitud menor que las tasas de error suave, a menudo en el rango de 5 a 20   AJUSTE [7] ”. Un error de un bit se puede corregir con ECC *, como si   fue un error suave; Sin embargo, el error se repetirá cada vez que el mal.   Se utiliza celda. A medida que se acumulan los errores, finalmente se procesa el   Dispositivo de memoria inutilizable. Recientemente, una muy poca memoria de última generación.   Los dispositivos han incorporado nuevas tecnologías de auto-sanación para reparar duro.   errores; estas tecnologías están fuera del alcance de este documento.

Entonces 5 a 20 FIT. Si FIT no significa nada para usted: la tasa de fallas en el tiempo (FIT) de un dispositivo es la cantidad de fallas que se pueden esperar en mil millones (10 ^ 9) de horas de operación del dispositivo.

Entonces, el tiempo medio entre fallas (MTBF) sería de 10 ^ 9 horas dividido por 20, y eso es aproximadamente 5700 años.

Y, por lo general, estos números FIT son bastante pesimistas.

Probablemente no verá un fallo de SRAM que no vea un estrés anormal. Puede notar que, en el modelo de falla descrito, no hay relación con el uso de la celda. Como dijeron los demás, una SRAM correctamente diseñada no se degradará con el uso.