Todos los microcontroladores tienen cientos de miliVolts de GND y VDD bounce / ring / spikes a medida que se producen los buss y los latches y las recuperaciones de memoria. El riel "gnd" también es el sustrato sobre el que se construyen todos los FET, y se construyen los condensadores (necesarios por ADC).
Los fabricantes de microcontroladores a menudo asignan AGND y AVDD separados (ubicados uno al lado del otro, para obtener la inductancia más baja y, por lo tanto, el mejor control del onchip AGND y AVDD.
Un par de cosas que puedes probar:
1) coloque 0.1uF SurfaceMount entre VREF + y VREF-
2) coloque un filtro de paso bajo diferencial (R + C) en los pines Vin- y Vin + de ADC; Necesitas 2 resistencias y 3 condensadores. Los resistores entran en las vías de señal; las tapas van (a) entre Vin + y Vin- justo en el ADC, después de las resistencias; (b) entre Vin + y AGND; (c) entre Vin- y AGND.
3) apague el ADC mientras digitaliza la entrada de CA, colocando las muestras a través de DMA
------------------ edit ---------------------------- -
Para el rendimiento de CA, el jitter de muestreo es un gran problema. Es dudoso obtener una fluctuación de menos de 1 nanosegundo, dada la multiplicación del reloj de un chip. Si está tomando muestras en un DMA, la lógica del DMA está incrementando DVDD / DGND ya que los flip-flops aceptan la última palabra de ADC, y no hay tiempo de silencio.
Considere la posibilidad de amortiguar los capacitores de derivación del VDD, de modo que el VDD no suene y suene. [Los ingenieros de evaluación de silicona del fabricante del IC pueden tener PCBs / lossyCaps favoritos, pero no lo documentan.] Haga esto para DVDD y para AVDD. Con 10nF y 10nH (leadframe + PCB + cap) y Fring de 16MHz, necesita Rdamp de sqrt (L / C) = 1.0 Ohms. Experimento
Algunas MCU + ADC cumplen con la especificación ADC ......... si el reloj de la MCU se ralentiza, por lo que hay 100 nS o 200 nS de tiempo de silencio para que el VDD / VREF / sustrato rebote antes de que desaparezca El comparador analógico de búsqueda binaria toma una decisión. Se integró un ADC de 24 bits Burr Brown con un MCU clasificado a 33MHz; la hoja de datos, leída con cuidado, advirtió que el ADC de 24 bits tenía solo 24 bits si el reloj se reducía a 8MHz, lo que permitía 125 nanosegundos de tiempo de inactividad.
Por cierto, es su tarea para garantizar que VREF se resuelva rápidamente.
