¿Diferentes recomendaciones para la terminación de front-end de Ethernet?

4

Me he dado cuenta de que diferentes fabricantes de MAC / PHY tienen diferentes recomendaciones de terminación recomendadas para su extremo frontal de Ethernet.

¿Por qué todos hacen una variante sobre el mismo tema? ¿Se reduce a las preferencias del diseñador o hay una buena razón?

He incluido 3 ejemplos a continuación.

En la imagen 1 , las tomas centrales del transformador están vinculadas a 3.3v y las líneas de datos se terminan a tierra a través de una resistencia de ~ 50R y un condensador de 100 nF. Fuentedelaimagen: enlace

Imagen 2 , las tomas centrales están vinculadas a 3.3v junto con las resistencias de terminación ~ 50R. La ventaja que puedo ver aquí es un recuento de componentes reducido (no hay límites de 100 nF para bloquear la ruta de DC). Fuentedelaimagen: enlace

Imagen 3 , esta es una mezcla de las dos configuraciones anteriores con otra pequeña diferencia introducida. Solo una de las tomas centrales está vinculada a 3.3V. La otra toma central está conectada a tierra a través de un condensador. Las resistencias de terminación de TX están conectadas a 3.3 V, mientras que las resistencias de terminación RX están conectadas a tierra a través de un condensador. Fuente de la imagen: enlace

    
pregunta philby

1 respuesta

2

Es un problema estrictamente dependiente del hardware. Todos estos circuitos integrados de capa PHY tienen entradas y salidas diferenciales de 50 ohmios para coincidir con el magnético y el cable de Ethernet. Todos estos circuitos integrados tienen salidas PECL pero las entradas pueden variar en función de si se necesita o no una corriente de polarización. Hay muchos circuitos integrados de capa PHY en el mercado con varias conexiones de CPU / MPU, pero en la capa magnética las variaciones son menores, principalmente relacionadas con las corrientes de polarización. Lo que es diferente es si la fuente de 3.3 voltios es integrado en el IC o es externo, incluido recibir y transmitir. Las pequeñas diferencias son para la igualación de impedancia en un grado fino (incluidas las tapas de bloqueo de CC). El objetivo es la respuesta de frecuencia máxima con poca corriente de polarización de CC en el magnetismo.

La conversión interna de 8 bits / 10 bits mantiene los desequilibrios de CC en el magnetismo a un mínimo o podrían producirse errores de bit. Hay diseños en los que 48vdc se transporta a través del cable Ethernet y se retira de las tomas centrales tx y rx para POE (poder sobre Ethernet).

    
respondido por el Sparky256

Lea otras preguntas en las etiquetas