El hecho de que una señal de 3.3 V pueda controlar de manera confiable una entrada lógica de 5 V depende del nivel lógico mínimo garantizado de la entrada lógica de 5 V. Si eso es lo suficientemente por debajo de 3.3 V para una operación confiable varía según las familias lógicas y los fabricantes, por lo que es esencial consultar la hoja de datos. Por ejemplo, los PIC de Microchip con entradas de activación Schmitt generalmente requieren un 80% de Vdd para una alta lógica garantizada. Eso sería 4.0 V, que es demasiado alto para ser manejado desde la lógica de 3.3 V.

Un truco fácil es usar la lógica con "T" en su nombre, como 74HCT como se le atribuye a 74HC. La T significa TTL, y significa que los niveles de entrada lógica son compatibles con la lógica TTL anterior. Esto tenía un umbral alto de lógica finita garantizada suficientemente por debajo de 3,3 V, de modo que el manejo de uno de estos desde la lógica de 3,3 V está bien, aunque es una buena idea verificar las especificaciones en cualquier momento. Por lo tanto, si necesita una compuerta lógica allí, conviértalo en un tipo HC T y obtendrá la conversión de 3.3 V a 5 V gratis.

Este documento de Microchip muestra algunas formas interesantes de interactuar entre 3.3 V y 5 V lógica.

En las hojas de datos debe buscar una entrada de nivel alto mínimo y una entrada de nivel bajo máximo. El primero es de 0,6 Vcc o 0,7 Vcc, por lo que 3,3 V puede ser suficiente o no. También tenga en cuenta que 5 V probablemente no sea exactamente 5 V, pero puede variar en un 5%, y lo mismo para 3.3 V. En el peor de los casos, ni siquiera cumple con el nivel de 0.6 Vcc.

editar
Bueno, la hoja de datos NXP no dice; NXP tiene una especificación de la familia HCMOS para todas sus características de HCMOS DC no mencionadas en la ficha técnica. Para la entrada alta, se indica un mínimo de 3,15 V para una fuente de alimentación de 4,5 V. Extrapolando linealmente a 5 V que se convierte en 3.5 V, es el 0.7 Vcc que mencioné. La entrada de nivel bajo debe ser inferior a 1,35 V a una fuente de alimentación de 4,5 V o, de nuevo, extrapolada linealmente a una fuente de 1,5 V a 5 V.

Buenas preguntas para principiantes;

3.3V señala a 5V utilizando la 74HC4050D @ 3.3V y 74HC541 @ 5V.

¿Está bien conectar directamente el 74HC4050 a las entradas del 74HC541?

OK si, sabio? no. En primer lugar, la inmunidad al ruido está desequilibrada, por lo que el riesgo potencial de ruido de entrada está desequilibrado. Las resistencias pull-up / down ayudan a la corriente de alto nivel y equilibran la inmunidad al ruido cuando el "circuito equivalente de Thevanin" es igual al voltaje de transición. de tal manera que el conductor se aleja de ese umbral de terminación con igual potencia. (una aproximación de la inmunidad óptima en el mundo ruidoso)

Considere la posibilidad de considerar que 3.3 está por encima del 50% de Vcc = 5V, la inmunidad al ruido es métrica asimétrica, por lo que el pull-up / down equilibra esto alrededor del umbral del 50% para la mejor inmunidad contra la corriente del controlador asimétrica. como se indicó anteriormente, umbral de HC = 50% de Vcc, y umbral de HCT = umbral de TTL. Por cierto, relativamente pocos diseñadores de EE saben que el umbral de entrada TTL es="dos caídas de diodo Vbe" = 1.30 V, por lo que no es necesario realizar cambios.

El chip 4050 es un búfer hexadecimal convertidor de voltaje bajo. Entonces, ¿a menos que esté intentando hacer una prueba de bucle cerrado o bucle de retorno? ... no puedes usar un 4050 para subir de nivel.

El traductor de entrada 4050 está relacionado con la salida Vcc al tener un umbral ligeramente mayor que Vcc, de modo que es posible un rango de traductor de 2: 1 a 3: 1. p.ej. Lógica de 5 V a 2 V o lógica de 15 V a 5 V, pero no 15 V: 2 V;)

El riesgo depende del nivel de ruido del ingreso para las líneas largas o, el diálogo cruzado, el ruido conducido o el exceso.