Frecuencia de entrada máxima de 74HC Puertas lógicas

No, no está en la hoja de datos, está en Guía de usuario de HCMOS , ya que concierne a todos los componentes de HCMOS.

En la página 4:

  

D-Flip-Flop: mínimo de 30 MHz, 55 MHz típico
  Contador: 25 MHz mínimo, 45 MHz típico

Para las puertas, esto probablemente estará en el mismo campo de juego, ya que para ellos solo son relevantes los tiempos de subida y caída, y no el retardo de propagación.

Si desea algo más rápido, entonces la serie Advanced Ultra-low Power (AUP) de NXP cotizaciones frecuencias Hasta 619 MHz.

La información que necesita está en la hoja de datos, pero no en el formato que espera. La hoja de datos muestra los retrasos de propagación máximos de Phl y Plh, que son 18 ns para el chip HC a 4.5 V . En el peor de los casos, debe asumir que cada borde de su señal de entrada puede retrasarse 0..18ns. Si Murphy visita, demorará cada flanco ascendente en 18 ns, y cada flanco descendente en 0 ns. Eso significa que un pulso de 18 ns (la mitad del perodo de una señal simétrica 1 / 36ns = 28 Mhz) desaparecerá completamente, y las señales de frecuencia más bajas se distorsionarán con la misma cantidad (los bordes pueden derivar 0..18 ns).

Tenga en cuenta que este es el peor de los casos, en la práctica, los retrasos de los flancos ascendentes y descendentes diferirán menos. Pero no apostaría a que un pulso de entrada de 18 ns aparezca en la salida como 18 ns. Puede ser, pero también puede ser 36 ns, o desaparecer por completo. O cualquier intermediario.