¿Cómo diseña un búfer CMOS con el mismo retardo de un inversor CMOS?

Una solución común es tener dos rutas como se muestra en la siguiente figura. La primera ruta es una cadena de inversores para amortiguar la señal, o podría ser un único inversor si la carga es baja. La segunda ruta es casi idéntica a la primera, pero un inversor es reemplazado por una estructura similar a una puerta de transmisión.

El uso de un simulador debería ser posible para igualar los retrasos.

(Tenga en cuenta que el volumen debe estar vinculado a tierra y vdd para NMOS y PMOS, respectivamente. No se ha dibujado correctamente).

^{simular este circuito : esquema creado usando CircuitLab}

Sugeriría una puerta exclusiva. Si atas una entrada alta, tienes un inversor. Si atas una entrada baja, tienes un búfer. El tiempo de propagación debería ser el mismo.

Un enfoque es generar señales tanto en búfer como invertidas a través de la misma etapa, y existen dos enfoques analógicos clásicos para el problema.

No los traduciré a CMOS, ya que no tengo experiencia en o por debajo del nivel de la biblioteca celular. Pueden requerir etapas combinadas para la conversión del nivel de voltaje antes o después de la etapa en sí.

El primero es el divisor de fase clásico: basado en un amplificador de fuente común, su ganancia es aproximadamente -R1 / R2, o -1 con resistores de igual valor. (Los valores de los componentes son por lo demás sin sentido). De esta forma, claramente no es CMOS, aunque las cargas activas emparejadas sustituirían a las resistencias. Un inconveniente es que su variación máxima de voltaje es solo la mitad del riel de suministro, y el nivel de CC en cada salida es diferente.

^{simular este circuito : esquema creado usando CircuitLab}

El segundo es el par de cola larga, que conduce la corriente de una pierna a la otra. Las mismas observaciones se aplican a la sustitución de resistencias con cargas activas y valores de componentes sin sentido.

No estoy convencido de que logrará un buen equilibrio de los retrasos de propagación, pero al menos las salidas pueden estar en los mismos niveles de voltaje y no están limitadas a la mitad del suministro.

^{simular este circuito}