Tiempo de conmutación del transistor PNP - rompecabezas

4

Actualización basada en comentarios con mejores capturas de pantalla (espero). También estoy trabajando para obtener los archivos en un sitio de intercambio de archivos para que se pueda acceder a ellos en resolución completa

Estoy realmente confundido sobre el comportamiento del circuito LTSpice adjunto

LafuentedevoltajeV2essimplementeunafuentedealimentaciónde5VylafuentedevoltajeV1esunaondacuadradade40usperiod(5voltios)

Ejecutolasimulación:conlaondacuadradade5VesperoquelatensióndelcolectorQ1caigaa0dentrode500nsdelatensióndelcolectorQ2a5voltios,sinembargo,latensióndelcolectorQ2nobajaa0para3usyestoytratandodeentenderporqué.

Enlagráficaquesemuestraacontinuación,estoytrazandovoltajesdecolectorenlaredQ2_Collector-enverdeyvoltajesenQ1_Collectorenpúrpura-LoscursoresmuestrancómocuandoelvoltajedeQ2_Collectoraumentaa5VoltselvoltajedeQ1_Collectornoseapagacasiporcompletop>

En la hoja de datos, veo que Q1 tiene un tiempo de apagado de 70 ns y un tiempo de almacenamiento de 70 ~ 100 ns. Creé el circuito para modelar los tiempos de apagado y noté que los tiempos de apagado que observo en la simulación son del orden de microsegundos (2-3) microsegundos para ser precisos.

También construí un circuito para ver si lo que estaba observando era un problema de simulación, pero el circuito mostraba un comportamiento similar. De hecho, vi tiempos de apagado de casi 6us.

Mi pregunta: ¿puede alguien ayudarme a comprender por qué veo tanta diferencia entre lo que esperaría de la Hoja de datos? Obviamente estoy haciendo algo mal y simplemente no puedo obtener qué.

Estoy trabajando en publicar enlaces a los archivos si estos aún no están muy claros.

    
pregunta Mike Snyder

2 respuestas

4

¿Ha intentado replicar el circuito de prueba de la hoja de datos 2N3906 y ver si coincide? ¿Tus resultados de 1-2us?

Los circuitos de prueba para el almacenamiento y los tiempos de apagado indicados en la hoja de datos hacen que la base avance en reversa. En esta hoja de datos, conducen la unión base-emisor a una polarización inversa de 9 V a través de la resistencia de base de 10 K, por lo que básicamente pasan de 1 mA fuera de la base (polarización directa PNP) a 1 mA en la base (polarización inversa PNP). Hacen ese "revés duro" intencionalmente para extraer la carga almacenada y hacer que el BJT se apague más rápido. Si su circuito no es tan agresivo al respecto, el tiempo de apagado será mucho más largo.

Aquí hay una simulación que puede ejecutar 2N3906 rendimiento de conmutación basado en el circuito de la hoja de datos (haga clic en "abrir en el editor", presione F5 para ejecutar sim):

Senecesitaaproximadamente80nsparaqueQ1seapague(aproximadamentedet=400nsat=480ns),yesoesloquehacequeV1empujecasi1mAenlabase(consultelalínea"I (Q1.nB)"). Si cambia la fuente V1 paso a paso para que solo vaya a 0 a 400 ns, encontrará que demora lejos más tiempo.

Consulte también la pregunta "¿Qué es lo contrario? ¿Tiempo de recuperación en un diodo? ".

    
respondido por el compumike
2

Suena como si la capacitancia del colector de base se multiplicara efectivamente por la ganancia del 2N3906. Google "efecto Miller" para más sobre ese fenómeno. Parece que no hay constantes de tiempo que puedan explicar un retraso tan largo, a menos que tenga en cuenta la versión beta.

    
respondido por el user572

Lea otras preguntas en las etiquetas