Al observar algunos de los detalles del analizador de temporización Altera TimeQuest, se mencionó el concepto de un "circuito de retroalimentación combinatoria". Lo obvio search no es muy útil y no parece haber un artículo de Wikipedia sobre el tema.
¿Qué es exactamente un circuito de retroalimentación combinatoria en el contexto del diseño de FPGA y ASIC? ¿Hay algún ejemplo típico para ilustrar el concepto?
Si se proporciona un ejemplo utilizando un HDL, prefiero Verilog sobre HDL.
Se crea un bucle de retroalimentación combinatoria cuando la salida de una puerta o una ruta combinatoria se retroalimenta como una entrada a la misma puerta o a otra puerta anterior en la ruta combinatoria. El caso más simple puede verse así:
always @ (a or b)
a = a + b;
Un bucle combinatorio es cuando se forma un bucle donde la salida de una puerta se retroalimenta a la entrada sin pasar por ningún elemento secuencial. El ejemplo más simple sería un inversor con la salida vinculada a la entrada. Los bucles combinatorios son casi siempre errores, pero a veces aparecen en diseños ASIC en forma de largas cadenas de inversores conectados en un bucle. Se pueden utilizar para proporcionar información sobre la velocidad de la tecnología del dispositivo.
Una declaración de caso especificada de forma incompleta puede causar esto. En los casos indefinidos, la salida no se cambia. Y la salida se basa en la salida anterior, por lo que hay un bucle. Esto también crea pestillo.