¿Cómo interactúa la actualización de SDRAM con ECC?

Para empezar, SDRAM Refresh no mueve técnicamente los datos fuera del chip. A nivel académico, lee los datos y vuelve a escribirlos, pero los pines de datos de la SDRAM no ven esos datos; se realizan internamente en el chip SDRAM. El controlador SDRAM le dice a la SDRAM que haga la actualización, pero eso es todo lo que se ve externamente.

ECC se realiza fuera del chip SDRAM, en el controlador SDRAM (generalmente ubicado dentro de la CPU o el chipset). También hay muchos controladores SDRAM diferentes que admiten ECC, por lo que es difícil hacer afirmaciones generales que sean siempre correctas. Pero lo intentaré.

Cuando se lee una ubicación de la memoria y los datos se corrompen pero se pueden corregir, los datos corregidos generalmente se escriben de nuevo en la RAM.

Algunos controladores ECC utilizarán el tiempo "inactivo" para leer cada ubicación de la memoria y, si hay un error corregible, volver a escribir los datos corregidos. La idea aquí es que esto evita que un solo error de bit que se puede corregir se convierta en un error de bits múltiples no corregible debido a una mayor "rotura de bits". Hay un término para esta función que estoy olvidando en este momento.

Leer cada ubicación de la memoria es una buena idea, pero en computadoras más modernas no se puede confiar en esto para actualizar la memoria SDRAM de manera efectiva. Las máquinas modernas tienen mucha memoria y se necesita mucho tiempo para leerlas. La actualización incorporada de los chips SDRAM funciona bastante bien. Y hacer esto quita el ancho de banda de memoria valioso de la CPU.

Es mucho mejor usar la actualización normal y luego escanear la memoria en busca de errores en una tarea de baja prioridad.

La actualización de la SDRAM no tiene ningún efecto sobre los errores y no se puede utilizar para ayudar a un sistema ECC; las dos características son sistemas separados.

Sin embargo, lo contrario puede funcionar; Al implementar un determinado tipo de esquema ECC, también puede actualizar la memoria como efecto secundario y desactivar la lógica de "actualización automática". Esto significa que puede obtener un poco más de valor del tiempo "desperdiciado" empleado en actualizar la memoria.

Utiliza el efecto de que abrir un banco con RAS (accediendo a él si lo desea) y luego cerrar ese banco ("precargarlo") tiene el mismo efecto que actualizar ese banco. Para obtener más detalles, lea la hoja de datos de la memoria (¡libro!) Prestando atención a ese tema.

Entonces, si tiene un proceso en segundo plano que accede a cada banco de memoria, al menos una vez cada 64 ms, ese proceso también actualizará la memoria sin necesidad de ninguna lógica de actualización adicional.

En la década de 1980, era común que los sistemas pequeños compartieran DRAM entre la CPU y el video, ¡por lo que la exploración del video refrescaría automáticamente la memoria gratis!

Ahora, un esquema de ECC de alta integridad implica la "limpieza" de la memoria, es decir, la lectura y la corrección de errores como un proceso en segundo plano, de modo que los errores de un solo bit no pueden acumularse y convertirse en errores de doble bit no corregibles.

El proceso en segundo plano es:
Abrir un banco lea y (si es necesario) corrija una o algunas columnas; cerrar el banco dormir por 8 nosotros.
Cuando esa columna se haya borrado en todos los bancos (en menos de 64 ms), incremente la dirección de la columna y comience de nuevo.

Obtenga la programación correcta (¡8 us y 64ms son ejemplos y su SDRAM puede variar!) y este esquema de ECC también actualizará su memoria de forma gratuita.