¿La frecuencia de señal de entrada ADC más alta para atmega8?

4

Estoy tratando de hacer un proyecto simple que consiste en adquirir algunos datos del chip adc de atmega8 y luego enviarlos a UART. Pero no puedo averiguar cuál sería el límite máximo de la frecuencia de la señal de entrada para que sea una adquisición de señal confiable. Estoy usando 10bit adc pero realmente no me importa una precisión de 8 bits. También debo tener en cuenta el tiempo necesario para transferir mis datos a través del puerto serie. La hoja de datos dice

  

Por defecto, el circuito de aproximación sucesiva requiere una entrada   Frecuencia de reloj entre 50kHz y 200kHz para obtener la máxima resolución. Si   se necesita una resolución inferior a 10 bits, la frecuencia del reloj de entrada   El ADC puede ser superior a 200 kHz para obtener una mayor frecuencia de muestreo.

¿Eso significa que el muestreo está ocurriendo a 200 kHz? Todo esto es muy confuso para mí.

    
pregunta Rick_2047

3 respuestas

7

¿Qué es el reloj ADC?

La sección que está viendo es para el reloj utilizado para el ADC. Sin embargo, este reloj no está directamente relacionado con la frecuencia máxima de muestreo. El reloj es lo que realmente se alimenta al módulo ADC, que debe ser más rápido que su muestreo para que pueda manejar algo de magia por usted.

¿Cómo se relaciona el reloj máximo con la frecuencia máxima de muestreo?

Lo que dice la hoja de datos es que para obtener una resolución de 10 bits, su reloj no puede ser más rápido que 200 KHz. Cuando su reloj esté a esa velocidad, podrá muestrear su señal a 15,000 muestras por segundo.

Si no necesita los 10 bits de resolución, puede proporcionar al ADC un reloj más rápido y obtendrá una tasa de muestreo más rápida, pero la hoja de datos no está clara en cuanto a la velocidad a la que puede ir y aún obtener 8 resolución de bits.

Supongo que la relación de frecuencia entre el reloj y la frecuencia de muestreo es fija, por lo que 200K / 15K = 13.33, lo que significa que puede ir tan bajo como el reloj de 50 KHz, lo que da como resultado 3.75 kSPS.

¿Por qué un reloj mínimo para obtener una muestra de 10 bits?

El módulo ADC está realizando una muestra y una retención en la que la tensión se mantiene esencialmente en un condensador. Si reduce la velocidad del reloj demasiado, la tensión puede comenzar a descargarse del condensador antes de que se realice una muestra completa. Este cambio en el voltaje hace que no pueda obtener los 10 bits con precisión.

Entonces, ¿qué significa todo esto?

De acuerdo con el teorema de muestreo de Nyquist-Shannon su frecuencia de muestreo debe ser al menos dos veces La frecuencia máxima en su señal. Puede obtener más información sobre por qué mirando esta pregunta: Desconcertado por la frecuencia de Nyquist

Entonces, para obtener 10 bits de resolución, la señal máxima puede ser de 7.5 KHz, pero si necesita muestrear una señal más rápido que eso, puede hacerlo, pero la hoja de datos no menciona qué tan alto puede ir o cuánto duele tu resolución.

    
respondido por el Kellenjb
1

Una línea en la hoja de datos, en letras grandes en negrita, dice:

  

Hasta 15 kSPS a resolución máxima

Entonces 15,000 muestras por segundo.

Como necesita el doble de muestras que su frecuencia para muestrear con precisión *, está limitado a 7.5KHz.

* De acuerdo con la teoría de Nyquist - Gracias chicos.

    
respondido por el Majenko
1

Creo que encontrará muy útil el siguiente artículo, describe el efecto de una mayor tasa de muestreo (más alta que la recomendación del fabricante) a la resolución ADC en AVR

enlace

    
respondido por el alexan_e

Lea otras preguntas en las etiquetas